低功耗功率放大电路及无线接收机制造技术

本发明专利技术实施例提供一种低功耗功率放大电路及无线接收机，该低功耗功率放大电路包括第一谐振电路和第二谐振电路、功率放大器、第二电容和第二电感；其中，第一谐振电路与功率放大器的输入端并联连接，功率放大器的输出端与第二电感的一端连接，第二电感的另一端与第二电容的一端连接，第二电容的另一端与第二谐振电路串联连接。本发明专利技术实施例提供的低功耗功率放大电路及无线接收机，通过引入电容电感谐振电路，减小功率放大器输入端和输出端存在的高阶奇数谐波，以及解决功率放大器输入端的高阶奇数谐波折叠在功率放大器输出端的基本频率，产生的频谱扩展的问题。与此同时能降低电路的功耗。

Low power amplifier and wireless receiver

The embodiment of the invention provides a low power amplifier circuit and a wireless receiver, which comprises a first resonant circuit and a second resonant circuit, a power amplifier, a second capacitor and a second inductance, wherein the first resonant circuit is connected in parallel with the input end of the power amplifier and the power amplifier is transmitted. The output end is connected with one end of the second inductor, the other end of the second inductor is connected with one end of the second capacitor, and the other end of the second capacitor is connected in series with the second resonant circuit. The low power consumption power amplifier circuit and the wireless receiver provided by the embodiment of the invention can reduce the high order odd harmonics existing in the input and the output of the power amplifier by introducing the capacitance inductance resonance circuit, and solve the basic frequency of the high order odd harmonics folding in the output of the power amplifier at the input of the power amplifier. The problem of spectrum expansion. At the same time, it can reduce the power consumption of the circuit.

【技术实现步骤摘要】
低功耗功率放大电路及无线接收机
本专利技术涉及低功耗
，尤其涉及一种低功耗功率放大电路及无线接收机。
技术介绍
蓝牙低功耗BLE要求很低的能量消耗，而功率放大器是整个无线发射机中最耗能的模块。由于充放电造成的电容储存能量fCV^2的消耗，因此急需解决功耗问题。
技术实现思路
本专利技术实施例提供了一种低功耗功率放大电路及无线接收机，目的是为了解决上述存在的技术问题。第一方面，本专利技术提供一种低功耗功率放大电路，该低功耗功率放大电路可以包括：第一谐振电路、功率放大器、第二电容和第二电感；其中，第一谐振电路与功率放大器的输入端并联连接；其中，第一谐振电路包括：第一电容、第一电感；第一电容的一端和第一电感的一端、功率放大器的输入端连接，第一电容的另一端与第一电感的另一端、地连接；功率放大器还包括：输出端；功率放大器的输出端与第二电容的一端连接，第二电容的另一端与第二电感的一端连接。可选的，低功耗功率放大电路还包括：第二谐振电路；第二谐振电路与功率放大器的输出端串联连接；其中，第二谐振电路包括：第三电容、第三电感；第二电感的另一端与第三电容的一端、第三电感的一端连接，第三电容的另一端与第三电感的另一端连接。可选的，功率放大器包括至少一个驱动级和输出级。可选的，输出级包括：第四电容、第一电阻、第一POMS晶体管和第一POMS晶体管；其中，第四电容的一端与输出级的输入信号连接，第四电容的另一端与第一电阻的一端、第一PMOS晶体管的栅极、第一NMOS晶体管的栅极连接，第一电阻的另一端与第一PMOS晶体管的漏极、第一NMOS晶体管的漏极连接，第一PMOS晶体管的源极与电源连接，第一NMOS晶体管的源极与地信号连接。可选的，至少一个驱动级，包括：至少一个第一驱动级；第一驱动级包括：第二POMS晶体管和第二NMOS晶体管；第二PMOS晶体管的栅极与第二NMOS晶体管的栅极、与第一驱动级的输入端连接，第二PMOS晶体管的源极与电源连接，第二PMOS晶体管的漏极与第二NMOS晶体管的漏极、第一驱动级的输出端连接，第二NMOS晶体管的源极与地连接。可选的，至少一个驱动级，还包括：至少一个第二驱动级；第二驱动级包括：第五电容、第二电阻、第六电容、第三电阻、第三POMS晶体管、第三NMOS晶体管；其中，第五电容的一端与第六电容的一端、第二驱动级的输入端连接，第五电容的另一端与第二电阻的一端、第三POMS晶体管的栅极连接，第三POMS晶体管的源极与电源连接，第三POMS晶体管的漏极与第三NMOS晶体管的漏极、第二驱动级的输出端连接，第二电阻的一端与偏执信号Vbp连接；第六电容的另一端与第三电阻的一端、第三NOMS晶体管的栅极连接，第三NOMS晶体管的源极与地连接，第三电阻的一端与偏执信号Vbn连接。可选的，还包括：偏执调整电路；偏执调整电路，用于产生偏执信号Vbp或Vbn。可选的，偏执调整电路包括：第一电流源、第四POMS晶体管、第四NMOS晶体管和第二电流源；其中，第一电流源的一端与电源信号连接，第一电流源的另一端与第四PMOS晶体管的源极连接，第四PMOS晶体管的栅极、第四NMOS晶体管的栅极、第四PMOS晶体管的漏极、第四NMOS晶体管的漏极、信号Vbp或Vbn连接，第四NMOS晶体管的源极与第二电流源的一端连接，第二电流源的另一端与地连接。第二方面，本专利技术提供一种无线接收机，该无线接收机可以包括：上述的低功耗功率放大电路、极坐标信号发生器、模数转换器、滤波器和混频器。本专利技术实施例提供一种低功耗功率放大电路及无线接收机，通过将第一谐振电路并联连接功率放大器的输入端，减小了功率放大器输入端存在的高阶奇数谐波，以及解决功率放大器输入端的高阶奇数谐波折叠在功率放大器输出端的基本频率，产生的频谱扩展的问题。与此同时能降低电路的功耗。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例和
技术介绍
中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术的无线发射机的电路图；图2为本专利技术实施例提供的一种无线发射机的电路图；图3为现有技术中的功率放大器的电路图；图4为本专利技术实施例提供的一种低功耗功率放大电路的电路图；图5为本专利技术实施例提供的一种功率放大器的电路图；图6为本专利技术实施例提供的一种驱动级的电路图；图7为本专利技术实施例提供的另一种驱动级的电路图；图8为本专利技术实施例提供的偏置调整电路。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图2为本专利技术实施例提供的无线发射机的电路图。如图2所示，无线发射机可以包括：D类功率放大器(英文：ClassD)左侧的输入级、ClassD和ClassD右侧的输出级。其中，ClassD右侧的输出级可以只为天线，也可根据天线发射机实际使用的需求，增加其他的电路形式。附图2中仅以天线为一个示例。ClassD左侧的输入级包括模数转换器(ADC)、滤波器和混频器，ADC，用于将输入的正弦信号转换为数字信号，混频器，用于将ADC输出的信号的频率进行混频，在ADC输出信号进过混频器之前，需要通过滤波器进行滤波处理。ClassD包括PMOS和NMOS，由PMOS和NMOS共同的输入驱动，PMOS和NMOS不会同时导通，因此不存在电源VDD到地的通路，所以不消耗静态电流；然而，ClassD的输出是一个电源到地摆动的方形波，是非线性的，因此ClassD只适合用来放大固定包络的信号，如图3。在图3中，当PMOS导通时，输出Vd(t)＝VDD是高电平。当NMOS导通时，输出Vd(t)＝0是低电平。它们导通的时间决定了高低电平的占空比，它们导通的时间又被尺寸的比例来决定。当比例合适时，可以得到50％的占空比。考虑到低功耗，无源混频器常使用在BLE系统中。然而，由于缺乏谐振滤波，无源混频器的输出会有很强的奇数次谐波。由于ClassD是非线性的，ClassD左侧输入级的高阶奇数谐波会被折叠到ClassD右侧的输出级的基本频率，进而会造成频谱扩展。在附图2中，f0为基本频率，为ClassD的工作频率，3f0为无源混频器的输出的3阶奇数谐波，由于ClassD是非线性的，ClassD左侧输入级的3阶奇数谐波会被折叠到ClassD右侧的输出级的f0，进而会造成频谱扩展。下面通过附图4和图5详细描述，本专利技术实施例如何抑制奇数次谐波，进而能解决频谱扩展的问题。图4为本专利技术实施例提供的一种低功耗功率放大电路的电路图。如图4所示，该低功耗功率放大电路通过在图2中的混频器的输出端接入第一谐振电路来过滤功率放大器输入端的高阶奇数谐波，进而能解决频谱扩展的问题。第一谐振电路与功率放大器的输入端并联连接；其中，第一谐振电路包括：第一电容C1、第一电感L1；第一电容C1的一端和第一电感L1的一端、功率放大器的输入端连接，第一电容C1的另一端与第一电感L1的另一端、地连接；功率放大器还包括：输出端；功率放本文档来自技高网...

【技术保护点】
1.一种低功耗功率放大电路，其特征在于，包括：所述低功耗电路包括：第一谐振电路、功率放大器、第二电容(C2)和第二电感(L2)；其中，所述第一谐振电路与所述功率放大器的输入端并联连接；其中，所述第一谐振电路包括：第一电容(C1)、第一电感(L1)；所述第一电容(C1)的一端和所述第一电感(L1)的一端、所述功率放大器的输入端连接，所述第一电容(C1)的另一端与所述第一电感(L1)的另一端、地连接；所述功率放大器还包括：输出端；所述功率放大器的输出端与所述第二电容(C2)的一端连接，所述第二电容(C2)的另一端与所述第二电感(L2)的一端连接。

【技术特征摘要】
1.一种低功耗功率放大电路，其特征在于，包括：所述低功耗电路包括：第一谐振电路、功率放大器、第二电容(C2)和第二电感(L2)；其中，所述第一谐振电路与所述功率放大器的输入端并联连接；其中，所述第一谐振电路包括：第一电容(C1)、第一电感(L1)；所述第一电容(C1)的一端和所述第一电感(L1)的一端、所述功率放大器的输入端连接，所述第一电容(C1)的另一端与所述第一电感(L1)的另一端、地连接；所述功率放大器还包括：输出端；所述功率放大器的输出端与所述第二电容(C2)的一端连接，所述第二电容(C2)的另一端与所述第二电感(L2)的一端连接。2.根据权利要求1所述的电路，其特征在于，还包括：第二谐振电路；所述第二谐振电路与所述功率放大器的输出端串联连接；其中，所述第二谐振电路包括：第三电容(C3)、第三电感(L3)；所述第二电感(L2)的另一端与所述第三电容(C3)的一端、所述第三电感(L3)的一端连接，所述第三电容(C3)的另一端与所述第三电感(L3)的另一端连接。3.根据权利要求1或2所述的电路，其特征在于，所述功率放大器包括至少一个驱动级和输出级。4.根据权利要求3所述的电路，其特征在于，所述输出级包括：第四电容(C4)、第一电阻(R1)、第一POMS晶体管(P1)和第一POMS晶体管(N1)；其中，所述第四电容(C4)的一端与所述输出级的输入信号连接，第四电容(C4)的另一端与所述第一电阻(R1)的一端、所述第一PMOS晶体管(P1)的栅极、所述第一NMOS晶体管(N1)的栅极连接，所述第一电阻(R1)的另一端与所述第一PMOS晶体管(P1)的漏极、所述第一NMOS晶体管(N1)的漏极连接，所述第一PMOS晶体管(P1)的源极与电源连接，所述第一NMOS晶体管(N1)的源极与地信号连接。5.根据权利要求3所述的电路，其特征在于，所述至少一个驱动级包括：至少一个第一驱动级；所述第一驱动级包括：第二POMS晶体管(P2)和第二NMOS晶体管(N2)；所述第二PMOS晶体管(P2)的栅极与所述第二NMOS晶体管(N2)的栅极、与所述第一驱动级的输入端连接，所述第二PMOS晶体...

【专利技术属性】
技术研发人员：李明原，吴悦，
申请(专利权)人：南京中感微电子有限公司，
类型：发明
国别省市：江苏,32