一种控制导通时间的调整电路制造技术

一种控制导通时间的调整电路，属于电子电路技术领域。基准电压产生电路用于产生需要的基准电压，电压采样电路中通过控制其最小导通时间控制端悬空或者连接地电平或片外电阻，产生不同的信号连接导通时间控制电路，使导通控制电路中传输门输出不同的电压值，再经过第一电容和第一电阻组成的滤波器后产生导通控制电路的输出信号；最小导通时间输出电路根据导通控制电路的输出信号、外部使能信号和最小导通时间输出电路的输出信号的反馈产生不同导通时间的电压控制信号。本发明专利技术能够精确控制开关电源中开关管的导通和关断，并且解决了电阻的工艺偏差对导通时间的影响。

An adjusting circuit for controlling conduction time

The utility model relates to an adjusting circuit for controlling conduction time, which belongs to the technical field of electronic circuits. The reference voltage generation circuit is used to generate the required reference voltage. In the voltage sampling circuit, by controlling its minimum turn-on time, the control terminal is suspended or connected with the ground level or the off-chip resistance, different signals are connected to the turn-on time control circuit, so that the transmission gate in the turn-on control circuit outputs different voltage values, and then passes through the first one. The output signal of the turn-on control circuit is generated by the filter composed of the capacitor and the first resistance; the minimum turn-on time output circuit generates voltage control signals of different turn-on times according to the output signal of the turn-on control circuit, the external enable signal and the feedback of the output signal of the minimum turn-on time output circuit. The invention can accurately control the switching on and off of the switch tube in the switching power supply, and solves the influence of the technical deviation of the resistance on the switching on time.

【技术实现步骤摘要】
一种控制导通时间的调整电路
本专利技术属于电子电路
，尤其涉及一种控制导通时间的调整电路。
技术介绍
在功率开关控制电路中，由于工艺及外界因素的影响，功率开关管源漏电压或者电流经常会出现毛刺或震荡，这会导致功率开关管的误开启或者误关断，从而造成所设计系统的不稳定，可靠性变差。为了解决该问题，在驱动IC中通常加入导通时间调整电路，用来减小毛刺和震荡。传统的做法是在电路中采用固定时间导通或者调整驱动输出端的栅电阻，但由于不同的驱动IC有不同的器件工艺以及型号，所以所需的时间也就不同，这就使采用固定时间的方法具有很大的局限性；其次由于外接电阻随温度的变化比较大，而且极易受工艺影响，故调整栅电阻的方法会使得到结果与理想值有较大偏差。
技术实现思路
针对上述的传统固定时间导通和调整驱动输出端栅电阻存在的问题，本专利技术提出了一种控制导通时间的调整电路，导通时间通过最小导通时间控制端MOT的不同接法而调整，从而满足不同应用的导通时间需求，并且内部电压不会受电阻工艺偏差影响，从而保证导通时间的精准，可靠性高。本专利技术的技术方案为：一种控制导通时间的调整电路，包括电压采样电路1、基准电压产生电路2、导通控制电路3和最小导通时间控制电路4，所述电压采样电路1包括采样电阻R0，采样电阻R0的一端作为最小导通时间控制端MOT，另一端连接所述电压采样电路1的输出端；所述导通控制电路3包括传输门、第一电容C1、第一电阻R1和第一迟滞比较器，传输门的第一输入端连接第一基准电压VREF1，其第二输入端作为所述导通控制电路3的第一输入端，其输出端连接第一电阻R1的一端；第一电容C1的一端连接第一电阻R1的另一端并作为所述导通控制电路3的输出端，其另一端接地；第一迟滞比较器的反向输入端作为所述导通控制电路的第二输入端连接所述电压采样电路1的输出端，其正向输入端连接偏置电压VB，其输出端连接传输门的控制端；所述最小导通时间控制电路4的输入端连接所述导通控制电路3的输出端，其输出端作为所述调整电路的输出端；所述基准电压产生电路2用于产生基准电压，所述基准电压包括第一基准电压VREF1。具体的，所述导通控制电路3的第一输入端连接第二基准电压VREF2和所述电压采样电路的输出端，所述第二基准电压VREF2由所述基准电压产生电路2产生。具体的，所述电压采样电路1还包括第二电容C2、第二电阻R2、第三电阻R3、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一运算放大器OP1、第二运算放大器OP2和第一基准电流源IREF1，第一NMOS管MN1的漏极连接所述电压采样电路1的输出端和第一运算放大器OP1的正向输入端，其栅极和源极接地；第二电容C2接在第一NMOS管MN1的漏极和地之间；第一基准电流源IREF1的正向端连接电源电压，其负向端通过第二电阻R2后连接第一运算放大器OP1的正向输入端；第二NMOS管MN2的栅极连接第一运算放大器OP1的输出端，其漏极连接第三NMOS管MN3的漏极并连接电源电压，其源极连接第三NMOS管MN3的源极、第二运算放大器OP2和第一运算放大器OP1的反向输入端以及所述导通控制电路3的第一输入端并通过所述第三电阻R3后接地；第二运算放大器OP2的正向输入端连接第二基准电压VREF2，其输出端连接第三NMOS管MN3的栅极，所述第二基准电压VREF2由所述基准电压产生电路2产生。具体的，所述基准电压产生电路2包括第三运算放大器OP3、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四电阻R4、第五电阻R5和第六电阻R6，第三运算放大器OP3的正向输入端连接基准电压VBG，其反向输入端连接第一PMOS管MP1的漏极并通过第四电阻R4后接地，其输出端连接第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3的栅极；第二PMOS管MP2的漏极连接第五电阻R5的一端并输出所述第一基准电压VREF1，其源极连接第一PMOS管MP1和第三PMOS管MP3的源极并连接电源电压；第三PMOS管MP3的漏极连接第六电阻R6的一端并输出所述第二基准电压VREF2；第五电阻R5的另一端和第六电阻R6的另一端接地。具体的，所述偏置电压VB为第三基准电压VREF3，所述第三基准电压VREF3由所述基准电压产生电路2产生，所述基准电压产生电路2还包括第四PMOS管MP4和第七电阻R7，第四PMOS管MP4的栅极连接第三运算放大器OP3的输出的，其源极连接电源电压，其漏极连接第七电阻R7的一端并输出所述第三基准电压VREF3，第七电阻R7的另一端接地。具体的，最小导通时间控制电路4包括充放电电路、第四NMOS管MN4、第三电容C3、第二迟滞比较器、第三迟滞比较器、第一与非门、第二与非门、第一反相器和计数器，充放电电路的输出端连接第二迟滞比较器的反向输入端、第三迟滞比较器的正向输入端和第四NMOS管MN4的漏极并通过第三电容C3后接地，所述充放电电路用于控制所述第三电容C3的充电和放电；第二迟滞比较器的正向输入端作为所述最小导通时间控制电路4的输入端，其输出端连接第二与非门的第一输入端，第三迟滞比较器的反向输入端连接第四基准电压VREF0，其输出端连接第一与非门的第一输入端，所述第四基准电压VREF0由所述基准电压产生电路2产生；第一与非门的第二输入端连接第二与非门的第二输入端并连接外部使能信号ENA，其第三输入端连接第二与非门的输出端和第一反相器的输入端，其输出端连接第二与非门的第三输入端和计数器的输入端，计数器的输出端作为所述最小导通时间控制电路4的输出端并连接第四NMOS管MN4的栅极；第四NMOS管MN4的源极接地；第一反相器的输出端连接所述充放电电路的控制端；所述基准电压产生电路2还包括第五PMOS管MP5和第八电阻R8，第五PMOS管MP5的栅极连接所述第三运算放大器OP3的输出端，其源极连接电源电压，其漏极连接第八电阻R8的一端并输出所述第四基准电压VREF0，第八电阻R8的另一端接地。具体的，所述充放电电路包括第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8和第九PMOS管MP9，第九PMOS管MP9的栅极连接所述基准电压产生电路2中第三运算放大器OP3的输出端，其漏极连接第五NMOS管MN5、第六NMOS管MN6和第七NMOS管MN7的栅极和第六NMOS管MN6的漏极，其源极连接第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8的源极并连接电源电压；第七NMOS管MN7的漏极连接第六PMOS管MP6和第七PMOS管MP7的漏极以及第六PMOS管MP6和第八PMOS管MP8的栅极，其源极连接第六NMOS管MN6和第五NMOS管MN5的源极并接地；第七PMOS管MP7的栅极作为所述充放电电路的控制端；第八PMOS管MP8的漏极连接第五NMOS管MN5的漏极并作为所述充放电电路的输出端。具体的，所述充放电电路包括第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五N本文档来自技高网...

【技术保护点】
1.一种控制导通时间的调整电路，其特征在于，包括电压采样电路(1)、基准电压产生电路(2)、导通控制电路(3)和最小导通时间控制电路(4)，所述电压采样电路(1)包括采样电阻(R0)，采样电阻(R0)的一端作为最小导通时间控制端(MOT)，另一端连接所述电压采样电路(1)的输出端；所述导通控制电路(3)包括传输门、第一电容(C1)、第一电阻(R1)和第一迟滞比较器，传输门的第一输入端连接第一基准电压(VREF1)，其第二输入端作为所述导通控制电路(3)的第一输入端，其输出端连接第一电阻(R1)的一端；第一电容(C1)的一端连接第一电阻(R1)的另一端并作为所述导通控制电路(3)的输出端，其另一端接地；第一迟滞比较器的反向输入端作为所述导通控制电路的第二输入端连接所述电压采样电路(1)的输出端，其正向输入端连接偏置电压(VB)，其输出端连接传输门的控制端；所述最小导通时间控制电路(4)的输入端连接所述导通控制电路(3)的输出端，其输出端作为所述调整电路的输出端；所述基准电压产生电路(2)用于产生基准电压，所述基准电压包括第一基准电压(VREF1)。

【技术特征摘要】
1.一种控制导通时间的调整电路，其特征在于，包括电压采样电路(1)、基准电压产生电路(2)、导通控制电路(3)和最小导通时间控制电路(4)，所述电压采样电路(1)包括采样电阻(R0)，采样电阻(R0)的一端作为最小导通时间控制端(MOT)，另一端连接所述电压采样电路(1)的输出端；所述导通控制电路(3)包括传输门、第一电容(C1)、第一电阻(R1)和第一迟滞比较器，传输门的第一输入端连接第一基准电压(VREF1)，其第二输入端作为所述导通控制电路(3)的第一输入端，其输出端连接第一电阻(R1)的一端；第一电容(C1)的一端连接第一电阻(R1)的另一端并作为所述导通控制电路(3)的输出端，其另一端接地；第一迟滞比较器的反向输入端作为所述导通控制电路的第二输入端连接所述电压采样电路(1)的输出端，其正向输入端连接偏置电压(VB)，其输出端连接传输门的控制端；所述最小导通时间控制电路(4)的输入端连接所述导通控制电路(3)的输出端，其输出端作为所述调整电路的输出端；所述基准电压产生电路(2)用于产生基准电压，所述基准电压包括第一基准电压(VREF1)。2.根据权利要求1所述的控制导通时间的调整电路，其特征在于，所述导通控制电路(3)的第一输入端连接第二基准电压(VREF2)和所述电压采样电路的输出端，所述第二基准电压(VREF2)由所述基准电压产生电路(2)产生。3.根据权利要求1所述的控制导通时间的调整电路，其特征在于，所述电压采样电路(1)还包括第二电容(C2)、第二电阻(R2)、第三电阻(R3)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第一运算放大器(OP1)、第二运算放大器(OP2)和第一基准电流源(IREF1)，第一NMOS管(MN1)的漏极连接所述电压采样电路(1)的输出端和第一运算放大器(OP1)的正向输入端，其栅极和源极接地；第二电容(C2)接在第一NMOS管(MN1)的漏极和地之间；第一基准电流源(IREF1)的正向端连接电源电压，其负向端通过第二电阻(R2)后连接第一运算放大器(OP1)的正向输入端；第二NMOS管(MN2)的栅极连接第一运算放大器(OP1)的输出端，其漏极连接第三NMOS管(MN3)的漏极并连接电源电压，其源极连接第三NMOS管(MN3)的源极、第二运算放大器(OP2)和第一运算放大器(OP1)的反向输入端以及所述导通控制电路(3)的第一输入端并通过所述第三电阻(R3)后接地；第二运算放大器(OP2)的正向输入端连接第二基准电压(VREF2)，其输出端连接第三NMOS管(MN3)的栅极，所述第二基准电压(VREF2)由所述基准电压产生电路(2)产生。4.根据权利要求2或3所述的控制导通时间的调整电路，其特征在于，所述基准电压产生电路(2)包括第三运算放大器(OP3)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四电阻(R4)、第五电阻(R5)和第六电阻(R6)，第三运算放大器(OP3)的正向输入端连接基准电压(VBG)，其反向输入端连接第一PMOS管(MP1)的漏极并通过第四电阻(R4)后接地，其输出端连接第一PMOS管(MP1)、第二PMOS管(MP2)和第三PMOS管(MP3)的栅极；第二PMOS管(MP2)的漏极连接第五电阻(R5)的一端并输出所述第一基准电压(VREF1)，其源极连接第一PMOS管(MP1)和第三PMOS管(MP3)的源极并连接电源电压；第三PMOS管(MP3)的漏极连接第六电阻(R6)的一端并输出所述第二基准电压(VREF2)；第五电阻(R5)的另一端和第六电阻(R6)的另一端接地。5.根据权利要求4所述的控制导通时间的调整电路，其特征在于，所述偏置电压(VB)为第三基准电压(VREF3)，所述第三基准电压(VREF3)由所述基准电压产生电路(2)产生，所述基准电压产生电路(2)还包括第四PMOS管(MP4)和第七电阻(R7)，第四PMOS管(MP4)的栅极连接第三运算放大器(OP3)的输出的，其源极连接电源电压，其漏极连接第七电阻(R7)的一端并输出所述第三基准电压(VREF3)，第七电阻(R7)的另一端接地。6.根据权利要求1所述的控制导通时间的调整电路，其特征在于，最小导通时间控制电路(4)包括充放电电路、第四NMOS管(MN4)、第三电容(C3)、第二迟滞比较器、第三迟滞比较器、第一与非门、第二与非门、第一反相器和计数器，充放电电路的输出端连接第二迟滞比较器的反向输入端、第三迟滞比较器的正向输入端和第四NMOS管(MN4)的漏极并通过第三电容(C3)后接地，所述充放电电路用于控制所述第三电容(C3)的充电和放电；第二迟滞比较器的正向输入端作为所述最小导通时间控制电路(4)的输入端，其输出端连接第二与非门的第...

【专利技术属性】
技术研发人员：李泽宏，张成发，孙河山，熊涵风，赵念，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51