一种双BIOS的控制方法及相关装置制造方法及图纸

本申请公开了一种双BIOS的控制方法，其特征在于，包括：CPLD根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；若是，则切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，以使处理器通过SPI寄存器获取主用BIOS的启动状态。通过BIOS主动发送的启动状态判断BIOS是否启动失败，并使用SPI寄存器记录BIOS启动失败的信息，使处理器、CPLD以及BIOS之间形成相互交互的通信流程，提高了BIOS切换的稳定性，避免了因端口检测导致BIOS判断错误的情况。本申请还公开了一种双BIOS的控制装置以及控制系统，具有上述有益效果。

A double BIOS control method and related device

A dual BIOS control method is disclosed in the present application, which is characterized in that: CPLD determines whether the master BIOS starts to fail in accordance with the start state signal sent by the main BIOS; if, then switch the SPI bus to the standby BIOS and write the starting state of the main BIOS to the SPI memory, so that the processor is obtained through the SPI register. Take the starting state of the main BIOS. Through the start state of BIOS active transmission, it can be used to judge whether the BIOS starts to fail, and uses the SPI register to record the failure information of the BIOS to make the communication process between the processor, CPLD and BIOS, to improve the stability of the BIOS handoff, and to avoid the judgment of the BIOS caused by the port detection. The application also discloses a dual BIOS control device and a control system, and has the beneficial effect.

【技术实现步骤摘要】
一种双BIOS的控制方法及相关装置
本申请涉及计算机
，特别涉及一种双BIOS的控制方法、控制装置以及控制系统。
技术介绍
随着计算机技术的出现，在计算机内出现了BIOS的设计。BIOS为基本输入输出系统，是BasicInput/OutputSystem的简称。用于保存计算机系统(或称为计算机)的基本输入输出的程序、系统设置信息、开机后自检程序和系统自启动程序。在计算机启动的过程中，BIOS担负着初始化硬件，检测硬件功能，以及引导操作系统的责任。BIOS是计算机软件与硬件之间的桥梁，计算机通过BIOS实现软件和硬件之间的协调工作。如果BIOS由于升级或者病毒入侵损坏，计算机将不能正常工作，甚至不能启动。为了解决上述问题，很多主板采用双BIOS的机制，确保系统正常启动。目前常规的双BIOS实现方法是在原有系统的基础上增加切换BIOS的片选芯片、一片备用BIOS芯片以及主备BIOS切换电路，通过片选芯片选择在两个BIOS中进行选择。在实际使用过程中，系统上电以后首先检测主用BIOS的状态，如果发现主用BIOS损坏，就会自动切换到备用BIOS启动系统，然后修复主用BIOS。但是现有技术中，主要是通过南桥芯片组和片选芯片在主用BIOS和备用BIOS之间进行选择，而非通过BIOS芯片自身记录的状态进行选择判断。片选芯片判断BIOS芯片的状态，再选择某个BIOS芯片作为目前启动的BIOS，该选择过程只涉及到片选芯片与南桥芯片组的通信，BIOS本身在启动选择的过程中不输出相应的信号，因此在判断过程中会出现片选芯片接收的信号出错，将备用BIOS芯片当作主用BIOS芯片启动的情况。会影响双BIOS结构的稳定性，使双BIOS结构失去在计算机设备中的意义。在结构上，还需要将每个BIOS芯片均和片选芯片、南桥芯片组相连，设计结构复杂。因此如何解决在双BIOS结构中切换BIOS出现切换错误的问题，是本领域技术人员所关注的重点问题。
技术实现思路
本申请的目的是提供一种双BIOS的控制方法、控制装置以及控制系统，通过BIOS主动发送的启动状态判断BIOS是否启动失败，并使用SPI寄存器记录BIOS启动失败的信息，使处理器、CPLD以及BIOS之间形成相互交互的通信流程，提高了BIOS切换的稳定性，避免了因端口检测导致BIOS判断错误的情况。为解决上述技术问题，本申请提供一种双BIOS的控制方法，包括：CPLD根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；若是，则切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，以使处理器通过所述SPI寄存器获取所述主用BIOS的启动状态，并根据所述主用BIOS的启动状态向所述CPLD发送切换指令；根据接收到的所述切换指令将所述SPI总线切换至所述主用BIOS。可选的，CPLD根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败，包括：所述主用BIOS通过GPIO发送所述启动状态信号；其中，当所述主用BIOS启动成功时所述启动状态信号为高电压；所述CPLD根据所述启动状态信号的电压判断所述主用BIOS启动是否失败。可选的，还包括：当所述SPI总线切换至所述主用BIOS时，所述处理器对所述主用BIOS执行维护操作或升级操作。可选的，还包括：当所述CPLD断电重启后，将所述SPI总线切换至主用BIOS。本申请还提供一种双BIOS的控制装置，包括：启动状态判断模块，用于根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；备用BIOS切换模块，用于当所述主用BIOS启动失败时，切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，以使处理器通过所述SPI寄存器获取所述主用BIOS的启动状态，并根据所述主用BIOS的启动状态向所述CPLD发送切换指令；主用BIOS切换模块，用于根据接收到的所述切换指令将所述SPI总线切换至所述主用BIOS。可选的，所述启动状态判断模块包括：信号发送单元，用于通过GPIO发送所述启动状态信号；其中，当所述主用BIOS启动成功时所述启动状态信号为高电压；判断单元，用于根据所述启动状态信号的电压判断所述主用BIOS启动是否失败。可选的，该装置还包括：BIOS维护模块，用于当所述SPI总线切换至所述主用BIOS时，对所述主用BIOS执行维护操作或升级操作。可选的，该装置还包括：断电切换模块，用于当断电重启后，将所述SPI总线切换至主用BIOS。本申请还提供一种双BIOS的控制系统，包括：处理器、南桥芯片组、CPLD、主用BIOS与备用BIOS，所述处理器与所述南桥芯片组连接，所述CPLD与所述南桥芯片组连接，所述主用BIOS和备用BIOS均与所述CPLD连接；其中，所述CPLD用于根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；若是，则切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，根据接收到的所述切换指令将所述SPI总线切换至所述主用BIOS；所述处理器用于通过所述SPI寄存器获取所述主用BIOS的启动状态，并根据所述主用BIOS的启动状态向所述CPLD发送切换指令；所述主用BIOS，用于向所述CPLD发送启动状态信号。可选的，所述主用BIOS，具体用于通过GPIO发送所述启动状态信号；其中，当所述主用BIOS启动成功时所述启动状态信号为高电压；所述CPLD，具体用于根据所述启动状态信号的电压判断所述主用BIOS启动是否失败。本申请所提供的一种双BIOS的控制方法，其特征在于，包括：CPLD根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；若是，则切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，以使处理器通过所述SPI寄存器获取所述主用BIOS的启动状态，并根据所述主用BIOS的启动状态向所述CPLD发送切换指令；其中，所述主用BIOS与所述备用BIOS均通过所述SPI总线与所述CPLD相连；根据接收到的所述切换指令将所述SPI总线切换至所述主用BIOS。通过BIOS主动发送的启动状态判断BIOS是否启动失败，并使用SPI寄存器记录BIOS启动失败的信息，使处理器、CPLD以及BIOS之间形成相互交互的通信流程，提高了BIOS切换的稳定性，避免了因端口检测导致BIOS判断错误的情况。本申请还提供一种双BIOS的控制装置以及控制系统，具有上述有益效果，在此不做赘述。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本申请实施例所提供的一种双BIOS的控制方法的流程图；图2为本申请实施例所提供的一种双BIOS的控制方法的信号判断的流程图；图3为本申请实施例所提供的一种双BIOS的控制装置的结构示意图；图4为本申请实施例所提供的一种双BIOS的控制系统的结构示意图。具体实施方式本申请的核心是提供一种双BIOS的控制方法、控制装置以及控制系统，通过BIOS主动发送的启动状态判断B本文档来自技高网...

【技术保护点】
1.一种双BIOS的控制方法，其特征在于，包括：CPLD根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；若是，则切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，以使处理器通过所述SPI寄存器获取所述主用BIOS的启动状态，并根据所述主用BIOS的启动状态向所述CPLD发送切换指令；根据接收到的所述切换指令将所述SPI总线切换至所述主用BIOS。

【技术特征摘要】
1.一种双BIOS的控制方法，其特征在于，包括：CPLD根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；若是，则切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，以使处理器通过所述SPI寄存器获取所述主用BIOS的启动状态，并根据所述主用BIOS的启动状态向所述CPLD发送切换指令；根据接收到的所述切换指令将所述SPI总线切换至所述主用BIOS。2.根据权利要求1所述的控制方法，其特征在于，CPLD根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败，包括：所述主用BIOS通过GPIO发送所述启动状态信号；其中，当所述主用BIOS启动成功时所述启动状态信号为高电压；所述CPLD根据所述启动状态信号的电压判断所述主用BIOS启动是否失败。3.根据权利要求2所述的控制方法，其特征在于，还包括：当所述SPI总线切换至所述主用BIOS时，所述处理器对所述主用BIOS执行维护操作或升级操作。4.根据权利要求3所述的控制方法，其特征在于，还包括：当所述CPLD断电重启后，将所述SPI总线切换至主用BIOS。5.一种双BIOS的控制装置，其特征在于，包括：启动状态判断模块，用于根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；备用BIOS切换模块，用于当所述主用BIOS启动失败时，切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，以使处理器通过所述SPI寄存器获取所述主用BIOS的启动状态，并根据所述主用BIOS的启动状态向所述CPLD发送切换指令；主用BIOS切换模块，用于根据接收到的所述切换指令将所述SPI总线切换至所述主用BI...

【专利技术属性】
技术研发人员：邱星萍，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41