基于STM32单片机的冲击波信号采集存储装置制造方法及图纸

本发明专利技术公开一种基于STM32单片机的冲击波信号采集存储装置，包括ARM主芯片模块(1)、ICP传感器模块(2)、调理电路模块(3)、AD采集模块(4)依次串联、SRAM暂存模块(5)、NAND FLASH存储模块(6)、串口通信模块(7)、人机交互模块(8)和同步触发器(9)，所述ICP传感器模块(2)、调理电路模块(3)、依次串联，所述ARM主芯片模块(1)分别同时与AD采集模块(4)、SRAM暂存模块(5)、NAND FLASH存储模块(6)、串口通信模块(7)、人机交互模块(8)、同步触发器(9)相连，串口通信模块(7)的输出端与上位机相连。本发明专利技术的信号采集装置，能高精度采集高速瞬态的爆炸冲击波信号，且结构紧凑、价格低廉。

Shock wave signal acquisition and storage device based on STM32 single chip microcomputer

The invention discloses a shock wave signal acquisition and storage device based on STM32 microcontroller, including the ARM main chip module (1), the ICP sensor module (2), the conditioning circuit module (3), the AD acquisition module (4), the SRAM temporary storage module (5), the NAND FLASH storage module (6), the serial communication module (7), the human-computer interaction module (8) and the synchronous contact. The hair device (9), the ICP sensor module (2), the conditioning circuit module (3), and in sequence, and the ARM main chip module (1) are simultaneously connected to the AD acquisition module (4), the SRAM temporary module (5), the NAND FLASH storage module (6), the serial communication module (7), the human computer interaction module (8), the synchronous trigger (9), and the output of the serial communication module (7). The end is connected to the upper computer. The signal acquisition device of the invention can collect high-speed and transient explosion shock wave signals with high precision, and has compact structure and low price.

【技术实现步骤摘要】
基于STM32单片机的冲击波信号采集存储装置
本专利技术属于爆炸冲击实验装置
，特别是一种基于STM32单片机的冲击波信号采集存储装置。
技术介绍
爆炸冲击波是高速瞬态信号中的一种典型信号。冲击波超压和冲量则是评价冲击波效能的主要技术指标，记录爆破过程的数据测试对于新型战斗部评估与研制极为重要，通过采集记录ICP传感器的数据可有效地再现冲击波的工作瞬态过程，有利于发现问题,诊断故障，从而节省费用，缩短研制周期。对于高速(采样速率≥lMBPS)、连续的数据采集问题，现有的数据采集系统使用ARM单片机，采集速率很难满足要求，使用FPGA芯片高速采集，成本过于昂贵，难以得到普遍的应用。由于在该领域中目前还不能通过解析方法和数值模拟方法精确计算冲击波超压值，因此，通过实测方法得到冲击波参数值是最为重要和有效的途径。然而，现有技术存在的问题是：高精度采集高速瞬态的爆炸冲击波信号的信号采集装置结构复杂、价格昂贵。
技术实现思路
本专利技术的目的在于提供一种基于STM32单片机的冲击波信号采集存储装置,能高精度采集高速瞬态的爆炸冲击波信号，且结构紧凑、价格低廉。实现本专利技术目的的技术解决方案为：一种基于STM32单片机的冲击波信号采集存储装置，包括：ARM主芯片模块1，用于控制调理电路模块3、AD采集模块4、SRAM暂存模块5、NANDFLASH存储模块6和串口通信模块7的工作状态；ICP传感器模块2，用于将爆炸冲击波信号转化为电信号；调理电路模块3，用于在ARM主芯片模块1控制下对自检信号以及对ICP传感器模块2输入的电信号进行电压压缩及单端转差分处理；AD采集模块4，用于在ARM主芯片模块1控制下，高速采集经调理电路模块3处理后的数据；SRAM暂存模块5，用于在ARM主芯片模块1控制下，高速暂存AD采集模块4采集的数据；NANDFLASH存储模块6，用于采集过程完成后，在ARM主芯片模块1控制下，高速存储来自SRAM暂存模块5的数据；串口通信模块7，用于在ARM主芯片模块1控制下，将NANDFLASH存储模块6存储的数据上传到上位机；人机交互模块8，用于通过人机交互，设置工作模式及运行参数；同步触发器9，用于提供外触发信号；所述调理电路模块3的信号输入端与ICP传感器模块2相连，其控制输入端与ARM主芯片模块1相连，所述调理电路模块3的输出端与AD采集模块4的输入端相连；所述AD采集模块4的控制输入端与ARM主芯片模块1相连，其输出端与ARM主芯片模块1第一输入端相连；所述SRAM暂存模块5的控制输入端与ARM主芯片模块1相连，其输出端与ARM主芯片模块1第二输入端相连；所述NANDFLASH存储模块6的控制输入端与ARM主芯片模块1相连，其输出端与ARM主芯片模块1第三输入端相连；所述串口通信模块7的控制输入端与ARM主芯片模块1相连，其输出端与上位机相连；所述人机交互模块8与ARM主芯片模块1的输入端相连，其输出端与ARM主芯片模块1第四输入端相连；所述同步触发器9与ARM主芯片模块1的第五输入端相连。本专利技术与现有技术相比，其显著优点为：1、采集速度快，相较于同类型主芯片的设计，它们的采集速度一般为125—500kbps左右，而本装置采用ARM主芯片控制高性能差分AD芯片采集，并高速暂存至SRAM，极大提高采集速度，速度可到达1Mbps以上2、结构紧凑，体积小，本装置设计完成之后，安装于直径为12cm的圆柱金属壳内使用。3、成本低，所使用的芯片以及器件价格都较为低廉。4、功能齐全，扩展性强，本装置不仅支持多种工作方式，还支持多种采集速度，另外还可扩展成多通道采集模式，采集多路信号。下面结合附图和具体实施方式对本专利技术作进一步的详细描述。附图说明图1为本专利技术基于STM32单片机的爆炸冲击波信号采集装置的结构框图。图2为图1中调理电路模块的电原理框图。图3为图1中人机交互模块的面板示意图。图4为本专利技术基于STM32单片机的爆炸冲击波信号采集装置的工作流程图。图中，ARM主芯片模块1，ICP传感器模块2，调理电路模块3，AD采集模块4，SRAM暂存模块5，NANDFLASH存储模块6，串口通信模块7，人机交互模块8，外触发传感器9，触发方式指示灯811，触发指示灯812，阈值指示灯813，负延迟指示灯814，启动指示灯815，电源指示灯816，自检指示灯817，完成/上传指示灯818，触发方式按键821，外触发按键822，阈值按键823，负延迟启动按键824，采集按键825，电源按键826，自检按键827，上传按键828。具体实施方式如图1所示，本专利技术基于STM32单片机的爆炸冲击波信号采集装置，包括：ARM主芯片模块1，用于控制调理电路模块3、AD采集模块4、SRAM暂存模块5、NANDFLASH存储模块6和串口通信模块7的工作状态；ICP传感器模块2，用于将爆炸冲击波信号转化为电信号；调理电路模块3，用于在ARM主芯片模块1控制下对自检信号以及对ICP传感器模块2输入的电信号进行电压压缩及单端转差分处理；AD采集模块4，用于在ARM主芯片模块1控制下，高速采集经调理电路模块3处理后的数据；SRAM暂存模块5，用于在ARM主芯片模块1控制下，高速暂存AD采集模块4采集的数据；NANDFLASH存储模块6，用于采集过程完成后，在ARM主芯片模块1控制下，高速存储从SRAM暂存模块5传来的数据；串口通信模块7，用于在ARM主芯片模块1控制下，将NANDFLASH存储模块6存储的数据上传到上位机；人机交互模块8，用于通过人机交互，设置工作模式及运行参数；同步触发器9，用于提供外触发信号；所述调理电路模块3的信号输入端与ICP传感器模块2相连，其控制输入端与ARM主芯片模块1相连，所述调理电路模块3的输出端与AD采集模块4的输入端相连；所述AD采集模块4的控制输入端与ARM主芯片模块1相连，其输出端与ARM主芯片模块1第一输入端相连；所述SRAM暂存模块5的控制输入端与ARM主芯片模块1相连，其输出端与ARM主芯片模块1第二输入端相连；所述NANDFLASH存储模块6的控制输入端与ARM主芯片模块1相连，其输出端与ARM主芯片模块1第三输入端相连；所述串口通信模块7的控制输入端与ARM主芯片模块1相连，其输出端用于与上位机相连；所述人机交互模块8与ARM主芯片模块1的输入端相连，其输出端与ARM主芯片模块1第四输入端相连；所述同步触发器9与ARM主芯片模块1的第五输入端相连。优选地，所述ARM主芯片模块1采用STM32F407ZGT6芯片及其外围电路组成。优选地，所述ICP传感器模块2由ICP传感器及电缆组成。如图2所示，所述调理电路模块3包括隔直电容31、分压电阻32、电压跟随器AD82033、运算放大器AD802234和电压跟随器OP0735；所述隔直电容31的输入端与ICP传感器模块2输出端相连，其输出端与分压电阻32的输入端相连，所述电压跟随器AD82033的输入端与分压电阻32输出端相连，其输出端与运算放大器AD802234的第一输入端相连，所述电压跟随器OP0735的输出端与运算放大器AD802234的第二输入端相连，运算放大器AD802234的输出端与AD采集模块4相连；所述隔直电容31，用于滤除交流本文档来自技高网...

【技术保护点】
1.一种基于STM32单片机的冲击波信号采集存储装置，其特征在于：ARM主芯片模块(1)，用于控制调理电路模块(3)、AD采集模块(4)、SRAM暂存模块(5)、NAND FLASH存储模块(6)和串口通信模块(7)的工作状态；ICP传感器模块(2)，用于将爆炸冲击波信号转化为电信号；调理电路模块(3)，用于在ARM主芯片模块(1)控制下对自检信号以及对ICP传感器模块(2)输入的电信号进行电压压缩及单端转差分处理；AD采集模块(4)，用于在ARM主芯片模块(1)控制下，高速采集经调理电路模块(3)处理后的数据；SRAM暂存模块(5)，用于在ARM主芯片模块(1)控制下，高速暂存AD采集模块(4)采集的数据；NAND FLASH存储模块(6)，用于采集过程完成后，在ARM主芯片模块(1)控制下，高速存储从SRAM暂存模块(5)的数据；串口通信模块(7)，用于在ARM主芯片模块(1)控制下，将NAND FLASH存储模块(6)存储的数据上传到上位机；人机交互模块(8)，用于通过人机交互，设置工作模式及运行参数；同步触发器(9)，用于提供外触发信号；所述调理电路模块(3)的信号输入端与ICP传感器模块(2)相连，其控制输入端与ARM主芯片模块(1)相连，所述调理电路模块(3)的输出端与AD采集模块(4)的输入端相连；所述AD采集模块(4)的控制输入端与ARM主芯片模块(1)相连，其输出端与ARM主芯片模块(1)第一输入端相连；所述SRAM暂存模块(5)的控制输入端与ARM主芯片模块(1)相连，其输出端与ARM主芯片模块(1)第二输入端相连；所述NAND FLASH存储模块(6)的控制输入端与ARM主芯片模块(1)相连，其输出端与ARM主芯片模块(1)第三输入端相连；所述串口通信模块(7)的控制输入端与ARM主芯片模块(1)相连，其输出端与上位机相连；所述人机交互模块(8)与ARM主芯片模块(1)的输入端相连，其输出端与ARM主芯片模块(1)第四输入端相连；所述同步触发器(9)与ARM主芯片模块(1)的第五输入端相连。...

【技术特征摘要】
1.一种基于STM32单片机的冲击波信号采集存储装置，其特征在于：ARM主芯片模块(1)，用于控制调理电路模块(3)、AD采集模块(4)、SRAM暂存模块(5)、NANDFLASH存储模块(6)和串口通信模块(7)的工作状态；ICP传感器模块(2)，用于将爆炸冲击波信号转化为电信号；调理电路模块(3)，用于在ARM主芯片模块(1)控制下对自检信号以及对ICP传感器模块(2)输入的电信号进行电压压缩及单端转差分处理；AD采集模块(4)，用于在ARM主芯片模块(1)控制下，高速采集经调理电路模块(3)处理后的数据；SRAM暂存模块(5)，用于在ARM主芯片模块(1)控制下，高速暂存AD采集模块(4)采集的数据；NANDFLASH存储模块(6)，用于采集过程完成后，在ARM主芯片模块(1)控制下，高速存储从SRAM暂存模块(5)的数据；串口通信模块(7)，用于在ARM主芯片模块(1)控制下，将NANDFLASH存储模块(6)存储的数据上传到上位机；人机交互模块(8)，用于通过人机交互，设置工作模式及运行参数；同步触发器(9)，用于提供外触发信号；所述调理电路模块(3)的信号输入端与ICP传感器模块(2)相连，其控制输入端与ARM主芯片模块(1)相连，所述调理电路模块(3)的输出端与AD采集模块(4)的输入端相连；所述AD采集模块(4)的控制输入端与ARM主芯片模块(1)相连，其输出端与ARM主芯片模块(1)第一输入端相连；所述SRAM暂存模块(5)的控制输入端与ARM主芯片模块(1)相连，其输出端与ARM主芯片模块(1)第二输入端相连；所述NANDFLASH存储模块(6)的控制输入端与ARM主芯片模块(1)相连，其输出端与ARM主芯片模块(1)第三输入端相连；所述串口通信模块(7)的控制输入端与ARM主芯片模块(1)相连，其输出端与上位机相连；所述人机交互模块(8)与ARM主芯片模块(1)的输入端相连，其输出端与ARM主芯片模块(1)第四输入端相连；所述同步触发器(9)与ARM主芯片模块(1)的第五输入端相连。2.根据权利要求1所述的信号采集存储装置，其特征在于：所述ARM主芯片模块(1)采用STM32F407ZGT6芯片及其外围电路组成。3.根据权利要求...

【专利技术属性】
技术研发人员：王宏波，李寒，庄志洪，李世程，叶蒙蒙，金煌煌，
申请(专利权)人：南京理工大学，
类型：发明
国别省市：江苏,32