用于混合和置换操作序列的指令和逻辑制造技术

一种处理器包括用于执行指令的核以及用于确定所述指令将需要从存储器中的源数据转换而来的跨步数据的逻辑。所述跨步数据包括来自所述源数据中的结构的、将加载到将用于执行所述指令的同一寄存器中的相应索引元素。所述核还包括用于将源数据加载到初步向量寄存器中的逻辑。当驻留在所述向量寄存器中时，所述源数据是未对齐的。所述核包括用于以下操作的逻辑：对所述初步向量寄存器的内容应用混合指令以使来自所述多个结构的相应索引元素加载到对应临时向量寄存器中；以及对所述临时向量寄存器的内容应用另外的混合指令以使来自所述结构的附加索引元素加载到对应源向量寄存器中。

Instructions and logic for mixing and replacing operation sequences

A processor includes a core for executing instructions and a logic for determining the step data that the instruction will need to convert from the source data in the memory. The stride data includes a corresponding index element that is loaded from the structure of the source data and will be loaded into the same register that will be used to execute the instructions. The core also includes logic for loading source data into the initial vector register. When residing in the vector register, the source data is not aligned. The core includes the logic for the following operations: applying a mixed instruction to the contents of the preliminary vector register so that the corresponding index elements from the plurality of structures are loaded into the corresponding temporary vector register; and another mixing instruction is applied to the content of the temporary vector register so that the attached structure is attached. The loading element is loaded into the corresponding source vector register.

【技术实现步骤摘要】
【国外来华专利技术】用于混合和置换操作序列的指令和逻辑
本公开涉及处理逻辑、微处理器和相关联的指令集架构领域，所述指令集架构当由处理器或其他处理逻辑执行时执行逻辑、数学或其他功能操作。相关技术说明多处理器系统正变得越来越普遍。多处理器系统的应用包括动态域分区一直延续到桌面计算。为了利用多处理器系统，可以将有待执行的代码分成多个线程以供由各种处理实体执行。可以彼此并行地执行每个线程。当指令在处理器上接收时其可以被解码为原生或更原生的词语或指令字以供在处理器上执行。处理器可以在片上系统中实施。被组织成三到五个元素的元组的数据结构可以用于媒体应用、高性能计算应用、以及分子动力学应用中。附图说明实施例以举例的方式被展示并且不限于附图中的图：图1A是根据本公开的实施例的形成有可以包括用于执行指令的执行单元的处理器的示例性计算机系统的框图；图1B展示了根据本公开的实施例的数据处理系统；图1C展示了用于执行文本串比较操作的数据处理系统的其他实施例；图2是根据本公开的实施例的可以包括用于执行指令的逻辑电路的处理器的微架构的框图；图3A展示了根据本公开的实施例的多媒体寄存器中的各种紧缩数据类型表示；图3B展示了根据本公开的实施例的可能的寄存器中数据存储格式(in-registerdatastorageformat)；图3C展示了根据本公开的实施例的多媒体寄存器中的各种有符号和无符号紧缩数据类型表示；图3D展示了操作编码格式的实施例；图3E展示了根据本公开的实施例的具有四十个位或更多个位的另一种可能的操作编码格式；图3F展示了根据本公开的实施例的又另一种可能的操作编码格式；图4A是框图，展示了根据本公开的实施例的有序流水线和寄存器重命名级、乱序发布/执行流水线；图4B是框图，展示了根据本公开的实施例的有待包括在处理器中的有序架构核和寄存器重命名逻辑、乱序发布/执行逻辑；图5A是根据本公开的实施例的处理器的框图；图5B是根据本公开的实施例的核的示例实施方式的框图；图6是根据本公开的实施例的系统的框图；图7是根据本公开的实施例的第二系统的框图；图8是根据本公开的实施例的第三系统的框图；图9是根据本公开的实施例的片上系统的框图；图10展示了根据本公开的实施例的包含可以执行至少一条指令的中央处理单元和图形处理单元的处理器；图11是框图，展示了根据本公开的实施例的IP核的开发；图12展示了根据本公开的实施例可以如何由不同类型的处理器对第一类型的指令进行仿真；图13展示了对照根据本公开的实施例的用于将源指令集中的二进制指令转换为目标指令集中的二进制指令的软件指令转换器的使用的框图；图14是根据本公开的实施例的处理器的指令集架构的框图；图15是根据本公开的实施例的处理器的指令集架构的更详细框图；图16是根据本公开的实施例的用于处理器的指令集架构的执行流水线的框图；图17是根据本公开的实施例的用于利用处理器的电子装置的框图；图18是根据本公开的实施例的用于混合和置换指令或操作序列的指令和逻辑的示例系统的图示；图19展示了根据本公开的实施例的数据处理系统的执行向量操作的示例处理器核；图20是框图，展示了根据本公开的实施例的示例扩展向量寄存器堆；图21是根据本公开的实施例的数据转换的结果的图示；图22是根据本公开的实施例的混合和置换指令的操作的图示；图23是根据本公开的实施例的置换指令的操作的图示；图24是根据本公开的实施例的针对八个结构的数组的使用多次聚集的数据转换的操作的图示；图25是根据本公开的实施例的针对八个结构的数组的数据转换的初级(naive)操作的图示；图26是根据本公开的实施例的用于使用混合和置换操作来执行转换的系统的操作的图示；图27是根据本公开的实施例的用于使用混合和置换操作来执行转换的系统的进一步操作的图示；并且图28展示了根据本公开的实施例的用于执行混合和置换操作以实现数据转换的示例方法。具体实施方式以下说明描述了用于在处理设备上执行混合和置换操作序列的指令和处理逻辑的实施例。混合和置换序列可以是如跨步-5(Stride-5)等跨步操作的一部分。这种处理设备可以包括乱序处理器。在以下具体实施方式中，阐述了诸如处理逻辑、处理器类型、微架构条件、事件、启用机制等许多具体细节以便提供对本公开的实施例的更全面理解。然而，本领域技术人员应理解的是，可以在没有这些具体细节的情况下实践实施例。另外，未详细示出一些熟知的结构、电路等，从而避免不必要地模糊本公开的实施例。虽然参照处理器来描述下列各实施例，但是，其他实施例也适用于其他类型的集成电路和逻辑器件。本公开的实施例的类似技术和教导可应用于可受益于更高的流水线吞吐量和改善的性能的其他类型的电路或半导体器件。本公开的诸个实施例的教导适用于执行数据操纵的任何处理器或机器。然而，实施例不限于执行512位、256位、128位、64位、32位或16位数据操作的处理器或机器，并可以应用于其中可以执行对数据的操纵或管理的任何处理器和机器。另外，下列描述提供了示例，并且为了进行说明，所附附图示出各种示例。然而，这些示例不应当以限制性意义来解释，因为它们仅仅旨在提供本公开的诸个实施例的示例，而并非对本公开的实施例的所有可能实现方式进行穷举。虽然下述的示例是在执行单元和逻辑电路情境下描述指令处理和分配，但本公开的其他实施例也可通过存储在机器可读有形介质上的数据和/或指令来完成，这些数据和/或指令在被机器执行时使得机器执行与本公开至少一个实施例相一致的功能。在一个实施例中，与本公开的实施例相关联的功能被具体化在机器可执行指令中。这些指令可用来使可以通过这些指令而被编程的通用处理器或专用处理器执行本公开的步骤。本公开的诸个实施例也可以作为计算机程序产品或软件来提供，该计算机程序产品或软件可包括其上存储有指令的机器或计算机可读介质，这些指令可被用来对计算机(或其他电子设备)进行编程来执行根据本公开的实施例的一个或多个操作。此外，本公开的多个实施例的多个步骤可由包含用于执行这些步骤的固定功能逻辑的专用硬件组件来执行，或由经编程的计算机组件以及固定功能硬件组件的任何组合来执行。被用于对逻辑进行编程以执行本公开的诸个实施例的指令可被存储在系统的存储器(诸如，DRAM、高速缓存、闪存、或其他存储器)中。此外，指令可经由网络或通过其他计算机可读介质来分配。因此，机器可读介质可包括用于以机器(诸如，计算机)可读形式存储或发送信息的任何机制，但不限于：软盘、光盘、紧凑盘只读存储器(CD-ROM)、磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、磁卡或光卡、闪存、或在经由互联网通过电、光、声、或其他形式的传播信号(诸如，载波、红外信号、数字信号等)发送信息中所用的有形机器可读存储器。因此，计算机可读介质可以包括适用于以机器(例如，计算机)可读形式存储或发送电子指令或信息的任何类型的有形的机器可读介质。设计会经历多个阶段，从创造到仿真到制造。表示设计的数据可用多种方式来表示该设计。首先，像仿真中可以有用的那样，可以使用硬件描述语言或另一功能性描述语言来表示硬件。此外，可在设计过程的某些阶段产生具有逻辑和/或晶体管门电路的电路级模型。此本文档来自技高网...

【技术保护点】
1.一种处理器，包括：前端，用于接收指令；解码器，用于对所述指令进行解码；核，用于执行所述指令，所述核包括：第一逻辑，用于确定所述指令将需要从存储器中的源数据转换而来的跨步数据，所述跨步数据包括来自所述源数据中的多个结构的、将加载到将用于执行所述指令的同一寄存器中的相应有索引元素；第二逻辑，用于将源数据加载到多个初步向量寄存器中，当驻留在所述向量寄存器中时，所述源数据是未对齐的；第三逻辑，用于对所述初步向量寄存器的内容应用混合指令以使来自所述多个结构的相应有索引元素加载到对应临时向量寄存器中；以及第四逻辑，用于对所述临时向量寄存器的内容应用另外的混合指令以使来自所述多个结构的另外的相应有索引元素加载到对应源向量寄存器中；以及引退单元，用于引退所述指令。

【技术特征摘要】
【国外来华专利技术】2015.12.18 US 14/974,7291.一种处理器，包括：前端，用于接收指令；解码器，用于对所述指令进行解码；核，用于执行所述指令，所述核包括：第一逻辑，用于确定所述指令将需要从存储器中的源数据转换而来的跨步数据，所述跨步数据包括来自所述源数据中的多个结构的、将加载到将用于执行所述指令的同一寄存器中的相应有索引元素；第二逻辑，用于将源数据加载到多个初步向量寄存器中，当驻留在所述向量寄存器中时，所述源数据是未对齐的；第三逻辑，用于对所述初步向量寄存器的内容应用混合指令以使来自所述多个结构的相应有索引元素加载到对应临时向量寄存器中；以及第四逻辑，用于对所述临时向量寄存器的内容应用另外的混合指令以使来自所述多个结构的另外的相应有索引元素加载到对应源向量寄存器中；以及引退单元，用于引退所述指令。2.如权利要求1所述的处理器，其特征在于，所述核进一步包括第五逻辑，所述第五逻辑用于在完成源数据到跨步数据的转换时对一个或多个源向量寄存器执行所述指令。3.如权利要求1所述的处理器，其特征在于，所述核进一步包括第五逻辑，所述第五逻辑用于对每个对应源向量寄存器执行置换操作以将内容重新安排成与所述源数据中的原始相对顺序相匹配。4.如权利要求1所述的处理器，其特征在于：在所述第四逻辑的执行之后，每个源向量寄存器都包括所述源数据的缺少元素；并且所述核进一步包括第五逻辑，所述第五逻辑用于从所述源数据对每个源向量寄存器执行加载以提供所述缺少元素。5.如权利要求1所述的处理器，其特征在于：所述跨步数据包括八个向量寄存器，每个向量都包括与其他向量相对应的五个元素；并且将对所述初步向量寄存器和所述临时向量寄存器的内容应用十一个混合操作以产生所述对应源向量寄存器的内容。6.如权利要求1所述的处理器，其特征在于：所述跨步数据包括八个向量寄存器，每个向量都包括与其他向量相对应的五个元素；并且将对所述初步向量寄存器和所述临时向量寄存器的内容应用十五个混合操作以产生所述对应源向量寄存器的内容。7.如权利要求1所述的处理器，其特征在于：所述跨步数据包括八个向量寄存器，每个向量都包括与其他向量相对应的五个元素；将对所述初步向量寄存器和所述临时向量寄存器的内容应用十五个混合操作以产生所述对应源向量寄存器的内容；并且将在应用所述十五个混合操作时使用三个掩码以产生所述源向量寄存器的内容。8.一种系统，包括：前端，用于接收指令；解码器，用于对所述指令进行解码；核，用于执行所述指令，所述核包括：第一逻辑，用于确定所述指令将需要从存储器中的源数据转换而来的跨步数据，所述跨步数据包括来自所述源数据中的多个结构的、将加载到将用于执行所述指令的同一寄存器中的相应有索引元素；第二逻辑，用于将源数据加载到多个初步向量寄存器中，当驻留在所述向量寄存器中时，所述源数据是未对齐的；第三逻辑，用于对所述初步向量寄存器的内容应用混合指令以使来自所述多个结构的相应有索引元素加载到对应临时向量寄存器中；以及第四逻辑，用于对所述临时向量寄存器的内容应用另外的混合指令以使来自所述多个结构的另外的相应有索引元素加载到对应源向量寄存器中；以及引退单元，用于引退所述指令。9.如权利要求8所述的系统，其特征在于，所述核进一步包括第五逻...

【专利技术属性】
技术研发人员：E·乌尔德阿迈德瓦尔，S·赛尔，J·哈，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US