固态成像装置和电子设备制造方法及图纸

这里描述固态成像装置以及制造固态成像装置的方法。作为示例，该固态成像装置包括形成在传感器基板上的第一配线层和形成在电路基板上的第二配线层。传感器基板连接到电路基板，第一配线层和第二配线层设置在传感器基板和电路基板之间。第一电极形成在第一配线层的表面上，并且第二电极形成在第二配线层的表面上。第一电极与第二电极电接触。

【技术实现步骤摘要】
固态成像装置和电子设备本申请是申请日为2013年07月08日、申请号为201380036841.1、专利技术名称为“固态成像装置和电子设备”的专利申请的分案申请。本申请是2015年11月10日提交的美国专利申请No.15/348,556的继续申请，其为2015年1月14日提交的美国专利申请No.14/414,710(已于2016年11月29日授权为专利号：9,508,770)的继续申请，该美国专利申请No.14/414,710是2013年7月8日提交的申请号为PCT/JP2013/004216的进入国家阶段的申请，该申请PCT/JP2013/004216要求了2012年7月18日提交的日本专利申请No.2012-159789的优先权，其全部内容通过引用结合于此。
本公开涉及背照式固态成像装置以及具有该固态成像装置的电子设备。
技术介绍
在固态成像装置中，在针对于改善光电转换效率或者入射光的灵敏度的同时，还提出了所谓的背照式结构，其中驱动电路形成在半导体基板的表面侧且背面侧是光接收表面。另外，除了其中形成光电转换元件的半导体基板外，还提出了三维(3D)结构，其中制备具有驱动电路形成其上的电路基板且连接到与半导体基板的光接收表面相反的面。例如，提出了一种构造，其中光敏二极管(PD)、浮置扩散(FD)以及转移栅极和转移晶体管之外的像素晶体管形成在彼此不同的基板上，并且该基板彼此接合(例如，见PTL1).[引用列表][专利文件][PTL1]日本未审查专利申请公开(PCT申请的翻译)No.2011-517506
技术实现思路
[技术问题]在具有其中基板彼此接合的上述构造的背照式固态成像装置中，要求通过改善基板之间的连接可靠性而改善固态装置的可靠性。所希望的是提供可改善可靠性的固态成像装置和电子设备。[解决问题的技术方案]这里描述固态成像装置和制造固态成像装置的方法。作为示例，固态成像装置包括形成在传感器基板上的第一配线层和形成在电路基板上的第二配线层。传感器基板连接到电路基板，第一配线层和第二配线层设置在传感器基板和电路基板之间。第一电极形成在第一配线层的表面上，并且第二电极形成在第二配线层的表面上。第一电极与第二电极电接触。作为进一步的示例，制造固态成像装置的方法包括在传感器基板上形成第一配线层、在电路基板上形成第二配线层、在第一配线层的表面上形成第一电极、在第二配线层的表面上形成第二电极、以及连接传感器基板到电路基板，第一配线层和第二配线层设在传感器基板和电路基板之间。根据上述固态成像装置，光敏二极管和浮置扩散形成在第一半导体基板上，并且第二晶体管形成在第二半导体基板上。连接第二晶体管与浮置扩散的浮置扩散配线由第一电极和第二电极连接。这样，在浮置扩散配线中，第一半导体基板和第二半导体基板之间的连接表面与第一电极和第二电极结合，并且因此改善了配线的结合可靠性和基板之间的结合可靠性。因此，可改善固态成像装置和具有固态成像装置的电子设备的可靠性。[本专利技术的有益效果]根据本公开，能改善固态成像装置和电子设备的可靠性。附图说明图1是示出应用本公开的固态成像装置示例的示意性构造图。图2是示出像素单元的平面设置的示意图，该像素单元包括根据本公开第一实施例的固态成像装置的四像素共享单元。图3是图2所示像素单元的III-III线截面的构造。图4A是示出第一电极和第二电极构造的示意图。图4B是示出第一电极和第二电极构造的示意图。图4C是示出第一电极和第二电极构造的示意图。图4D是示出第一电极和第二电极构造的示意图。图4E是示出第一电极和第二电极构造的示意图。图5是示出四像素共享单元中GND配线和TRG配线的平面设置的示意图。图6A是其中形成GND/TRG配线的像素区域的平面图。图6B是图6A所示VIB部分的放大图。图6C是在图6A所示像素区域周围的GND/TRG配线的截面图。图7是示出根据本公开第一实施例的固态成像装置的第一修改示例的构造的截面图。图8是示出根据本公开第一实施例的固态成像装置的第二修改示例的构造的截面图。图9是示出图8所示像素单元的IX-IX线截面的构造的示意图。图10是示出根据本公开第一实施例的固态成像装置的第三修改示例的构造的截面图。图11是示出根据本公开第二实施例的固态成像装置包括八像素共享单元的像素的平面设置的示意图。图12是示出图11所示像素单元的XII-XII线截面的构造的示意图。图13是根据本公开第三实施例的固态成像装置包括四像素共享单元的像素单元的平面设置的示意图。图14是示出根据本公开第三实施例的固态成像装置的截面构造的示意图。图15是示出根据本公开第三实施例的修改示例的固态成像装置的截面构造的示意图。图16是示出电子设备的构造的示意图。具体实施方式在下文，将描述本公开的优选实施例，但是不限于下面的示例。描述以下面的顺序进行。1.第一实施例(固态成像装置)2.第二实施例(固态成像装置)3.第三实施例(固态成像装置)4.第四实施例(电子设备)<第一实施例><固态成像装置的示意性构造示例>在图1中，示出了应用本公开的背照式固态成像装置的示意性构造。根据本实施例的固态成像装置10将像素区域12安装在如图1所示的第一半导体芯片单元11中。另外，固态成像装置10将包括信号处理电路的逻辑电路15和控制电路14安装在第二半导体芯片单元13中。第一半导体芯片单元11和第二半导体芯片单元13彼此电连接以用作单一半导体芯片，其构成MOS型固态成像装置10。<像素单元结构：平面设置>接下来，将描述本实施例的固态成像装置的像素单元的构造。在图2中，示出了应用于本实施例的包括四像素共享单元的像素单元的平面设置。如图2所示，其中设置四像素的光敏二极管PD(PD1至PD4)的四像素共享单元设置成二维阵列形状，从而形成像素单元。四像素共享单元是这样的构造，其中单一浮置扩散FD相对于横向2*纵向2的四个光敏二极管PD1至PD4的全部被共享。另外，四像素共享单元包括四个光敏二极管PD1至PD4、相对于四个光敏二极管PD1至PD4的四个转移栅极电极21至24、以及单一浮置扩散FD。转移晶体管Tr1至Tr4由光敏二极管PD1至PD4的每一个、浮置扩散FD以及转移栅极电极21至24的每一个构成。浮置扩散FD设置在由四个光敏二极管PD1至PD4围绕的中心部分中，并且转移栅极电极21至24的每一个设置在与光敏二极管PD1至PD4的每一个的中心部分侧的拐角对应的位置。<像素单元结构：截面构造>接下来，在图3中，示出了图2所示像素单元的III-III线截面的构造。如图3所示，以这样的方式获得固态成像装置，传感器基板3(第一半导体基板)和电路基板9(第二半导体基板)接合在一起，从而分别面对第一配线层31和第二配线层41。另外，在传感器基板3与电路基板9的接合表面上，在传感器基板3的第一配线层31的表面上形成的第一电极35和在电路基板9的第二配线层41的表面上形成的第二电极45连接在一起。在传感器基板3上，形成图2所示的光敏二极管PD1和PD2、浮置扩散FD以及转移栅极电极21和22。在传感器基板3中，图中的上部是光入射表面，并且本文档来自技高网...

【技术保护点】
1.一种成像装置，包括：第一部分，包括第一光电二极管、第二光电二极管、浮置扩散部、第一转移栅极电极、第二转移栅极电极和第一配线层；第二部分，包括第二配线层和放大晶体管，其中，所述放大晶体管电连接到所述浮置扩散部，所述浮置扩散部电连接到所述第一光电二极管和所述第二光电二极管。

【技术特征摘要】
2012.07.18 JP 2012-1597891.一种成像装置，包括：第一部分，包括第一光电二极管、第二光电二极管、浮置扩散部、第一转移栅极电极、第二转移栅极电极和第一配线层；第二部分，包括第二配线层和放大晶体管，其中，所述放大晶体管电连接到所述浮置扩散部，所述浮置扩散部电连接到所述第一光电二极管和所述第二光电二极管。2.根据权利要求1所述的成像装置，其中，所述放大晶体管直接电连接到所述浮置扩散部。3.根据权利要求1所述的成像装置，所述浮置扩散部直接电连接到所述第一光电二极管和所述第二光电二极管。4.如权利要求1所述的成像装置，还包括：布置在第二部分中的复位晶体管。5.根据权利要求1所述的成像装置，还包括：布置在所述第二部分中的选择晶体管。6.根据权利要求1所述的成像装置，其中，所述第一配线层包括绝缘层和配线。7.根据权利要求1所述的成像装置，其中，在所述成像装置的横截面视图中，所述浮置扩散部布置在所述第一光电二...

【专利技术属性】
技术研发人员：柳田刚志，马渕圭司，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本,JP