一种用于毫米波芯片的低损耗传输线制造技术

本发明专利技术公开了一种用于毫米波芯片的低损耗传输线，包括片上差分传输线，多排悬浮栅格线和片上电感Ls，最上端的所述悬浮栅格线的上表面设有所述片上差分传输线，最下端所述悬浮栅格线的下表面设有片上电感Ls，所述片上差分传输线、多排悬浮栅格线和片上电感Ls依次电性连接。本发明专利技术的有益效果是，设置悬浮栅格线，保证将其上方的差分传输线和下方的电感，减少互相之间的串扰，同时实现平面型传输线低损耗的特点，提高信号的纯净度。

【技术实现步骤摘要】
一种用于毫米波芯片的低损耗传输线
本专利技术涉及传输线改进，特别是一种用于毫米波芯片的低损耗传输线。
技术介绍
平面型传输线易于与其它电路元件相连，在毫米波电路中得到广泛应用。但是，毫米波电路工作频率高，常规结构传输线的损耗大，会使信号在短距离内严重衰减，难以完成电路功能。因此，要实现高性能的微波电路需要降低传输线损耗。材料不变前提下，调整传输线结构实现低损耗在开发毫米波电路模块及其系统中有重要意义。
技术实现思路
本专利技术的目的是为了解决上述问题，设计了一种用于毫米波芯片的低损耗传输线。实现上述目的本专利技术的技术方案为，一种用于毫米波芯片的低损耗传输线，包括片上差分传输线，多排悬浮栅格线和片上电感Ls，最上端的所述悬浮栅格线的上表面设有所述片上差分传输线，最下端所述悬浮栅格线的下表面设有片上电感Ls，所述片上差分传输线、多排悬浮栅格线和片上电感Ls依次电性连接。作为优选，所述悬浮栅格线的相邻两个经线之间的距离为2-8微米。作为优选，所述悬浮栅格线的相邻两个纬线之间的距离为3-10微米。作为优选，相邻两个所述悬浮栅格线相互平行。作为优选，所述多排悬浮栅格线的数量为一个以上。利用本专利技术的技术方案制作的用于毫米波芯片的低损耗传输线，设置悬浮栅格线，保证将其上方的差分传输线和下方的电感，减少互相之间的串扰，同时实现平面型传输线低损耗的特点，提高信号的纯净度。附图说明图1是本专利技术所述用于毫米波芯片的低损耗传输线的模块连接示意图；图2是本专利技术所述用于毫米波芯片的低损耗传输线的实际电路布图；图中，1、片上差分传输线；2、悬浮栅格线；3、片上电感Ls。具体实施方式下面结合附图对本专利技术进行具体描述，如图1至图2所示，一种用于毫米波芯片的低损耗传输线，包括片上差分传输线1，多排悬浮栅格线2和片上电感Ls3，最上端的所述悬浮栅格线2的上表面设有所述片上差分传输线1，最下端所述悬浮栅格线2的下表面设有片上电感Ls3，所述上差分传输线1、多排悬浮栅格线2和片上电感Ls3依次电性连接；所述悬浮栅格线2的相邻两个经线之间的距离为2-8微米；所述悬浮栅格线2的相邻两个纬线之间的距离为3-10微米；相邻两个所述悬浮栅格线2相互平行；所述多排悬浮栅格线2的数量为一个以上。本技术方案的特点为，最上端的所述悬浮栅格线2的上表面设有所述片上差分传输线1，最下端所述悬浮栅格线2的下表面设有片上电感Ls3，所述上差分传输线1、多排悬浮栅格线2和片上电感Ls3依次电性连接，将其上方的差分传输线和下方的电感，减少互相之间的串扰，同时实现平面型传输线低损耗的特点，提高信号的纯净度。在本技术方案中，所述悬浮栅格线2的相邻两个经线之间的距离为2-8微米。在本技术方案中，所述悬浮栅格线2的相邻两个纬线之间的距离为3-10微米；在本技术方案中，相邻两个所述悬浮栅格线2相互平行。在本技术方案中，所述多排悬浮栅格线2的数量为一个以上。上述技术方案仅体现了本专利技术技术方案的优选技术方案，本
的技术人员对其中某些部分所可能做出的一些变动均体现了本专利技术的原理，属于本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
1.一种用于毫米波芯片的低损耗传输线，其特征在于，包括片上差分传输线(1)，多排悬浮栅格线(2)和片上电感Ls(3)，最上端的所述悬浮栅格线(2)的上表面设有所述片上差分传输线(1)，最下端所述悬浮栅格线(2)的下表面设有片上电感Ls(3)，所述片上差分传输线(1)、多排悬浮栅格线(2)和片上电感Ls(3)依次电性连接。

【技术特征摘要】
1.一种用于毫米波芯片的低损耗传输线，其特征在于，包括片上差分传输线(1)，多排悬浮栅格线(2)和片上电感Ls(3)，最上端的所述悬浮栅格线(2)的上表面设有所述片上差分传输线(1)，最下端所述悬浮栅格线(2)的下表面设有片上电感Ls(3)，所述片上差分传输线(1)、多排悬浮栅格线(2)和片上电感Ls(3)依次电性连接。2.根据权利要求1所述的用于毫米波芯片的低损耗传输线，其特征在于，所述...

【专利技术属性】
技术研发人员：何莹，
申请(专利权)人：深圳密卡思科技有限公司，
类型：发明
国别省市：广东,44