车载以太网AVB同步时钟发生器制造技术

一种车载以太网AVB同步时钟发生器，包括以太网PHY芯片、第一主处理单元、第二主处理单元、时钟发生器、DSP模块、压控振荡器，第二主处理单元中设有时钟模块、PWM模块、时钟比较及PWM发生器，以太网PHY芯片与第一主处理单元连接，时钟发生器连接第一主处理单元，第一主处理单元中设有精确时钟同步模块，其与第二主处理单元相连，时钟模块通过时钟比较及PWM发生器、PWM模块与压控振荡器相连，压控振荡器通过DSP模块、时钟模块与时钟比较及PWM发生器相连，DSP模块与第一主处理单元相连。本实用新型专利技术改进了传统技术必须依靠锁相环的回路设计方案，大大提升了设计的鲁棒性，提升了产品的动态调整性能。

【技术实现步骤摘要】
车载以太网AVB同步时钟发生器
本技术涉及电学领域，尤其涉及车载音视频同步时钟发生电路，特别是一种车载以太网AVB同步时钟发生器。
技术介绍
现有技术中，车载音视频同步时钟发生电路广泛采用锁相环技术。锁相环方案有其自身优点，如精度高以及使用方便。但是其缺点也很明显，第一、不能实现动态调整，每次调整频率，都会失锁，然后重新锁定过程，中间会有几毫秒的不确定时间；第二、价格成本高；第三、锁相环工作频率受程序控制，易受软件故障等影响。
技术实现思路
本技术的目的在于提供一种车载以太网AVB同步时钟发生器，所述的这种车载以太网AVB同步时钟发生器要解决采用锁相环技术的车载音视频同步时钟发生电路不能动态调整频率、成本高及性能指标差的技术问题。本技术的这种车载以太网AVB同步时钟发生器，包括以太网PHY芯片（即以太网物理层芯片）、第一主处理单元、第二主处理单元、时钟发生器、DSP模块、压控振荡器，所述的第二主处理单元中设有时钟模块、PWM模块（即脉冲宽度调制模块）、时钟比较及PWM发生器（即脉冲宽度调制发生器），其中，所述的以太网PHY芯片一端连接外部的以太网设备，另一端连接第一主处理单元，时钟发生器的输出端连接第一主处理单元的输入端，所述的第一主处理单元中设置有精确时钟同步模块，精确时钟同步模块的输出端与第二主处理单元的输入端相连，第二主处理单元中的时钟模块的输出端通过时钟比较及PWM发生器、PWM模块与压控振荡器的输入端相连，压控振荡器的输出端通过DSP模块、第二主处理单元的时钟模块与时钟比较及PWM发生器的输入端相连，DSP模块的另一输出端与第一主处理单元的输入端相连。进一步的，实施例一的第一主处理单元中的精确时钟同步模块的输出端与所述第二主处理单元中的时钟模块的输入端相连。进一步的，实施例二的时钟发生器的输出端通过第一主处理单元与第二主处理单元的时钟模块的输入端相连，第一主处理单元中的精确时钟同步模块的输出端与第二主处理单元的时钟比较及PWM发生器相连。本技术和已有技术相比较，其效果是积极和明显的。本技术的这种车载以太网AVB同步时钟发生器有两种实施例，实施例一根据IEEE规定的802.AS协议，可以通过精确时钟同步模块在第一主处理器单元中还原出以太网外部设备的同步时钟。本技术基于该同步时钟，产生一个基于外部以太网设备的晶振周期的低频时钟，也就是说该低频时钟误差和外部以太网设备的误差是一致的。另一方面，本技术通过压控振荡器，在DSP模块内部也产生一个同样频率输出的时钟，这个时钟的频率误差和压控振荡器的频率误差是一致的。在第二主处理器单元中，可以调整PWM占空比，把PWM信号转化为模拟信号，就可以改变压控振荡器的电压，进而改变压控振荡器的频率输出。在第二主处理器单元中通过时钟模块比较两个时钟的周期误差，最后通过PWM占空比调整DSP模块的振荡频率，直到两个低频输出频率一致，从而完成闭环控制。实施例二与实施例一的差异主要在第一主处理单元产生的频率是基于时钟发生器产生的本地时钟，然后把精确时钟同步模块产生的外部以太网时钟和第一主处理单元的本地时钟的相对误差发送给第二主处理单元。第二主处理单元在频率比较器中将该误差补偿，然后与DSP模块的时钟比较。其他的环节与实施例一类似，最后完成闭环控制。本技术提供了一种新型的车载以太网AVB同步时钟发生器解决方案。本技术改进了传统技术必须依靠锁相环的回路设计方案，大大提升了设计方案的鲁棒性，提升了产品的动态调整性能，同时降低了设计成本。附图说明：图1是本技术的车载以太网AVB同步时钟发生器的实施例一的连接示意图。图2是本技术的车载以太网AVB同步时钟发生器的实施例二的连接示意图。具体实施方式实施例1:如图1所示，本技术的这种车载以太网AVB同步时钟发生器，包括以太网PHY芯片2、第一主处理单元4、第二主处理单元5、时钟发生器3、DSP模块6、压控振荡器7，所述的第二主处理单元5中设有时钟模块8、PWM模块11、时钟比较及PWM发生器10，其中，所述的以太网PHY芯片2一端连接外部的以太网设备1，另一端连接第一主处理单元4，时钟发生器3的输出端连接第一主处理单元4的输入端，所述的第一主处理单元4中设置有精确时钟同步模块9，精确时钟同步模块9的输出端与第二主处理单元5的输入端相连，第二主处理单元5中的时钟模块8的输出端通过时钟比较及PWM发生器10、PWM模块11与压控振荡器7的输入端相连，压控振荡器7的输出端通过DSP模块6、第二主处理单元5的时钟模块8与时钟比较及PWM发生器10的输入端相连，DSP模块6的另一输出端与第一主处理单元4的输入端相连。进一步的，所述的第一主处理单元4中的精确时钟同步模块9的输出端与所述第二主处理单元5中的时钟模块8的输入端相连。实施例2：如图2所示，本技术的这种车载以太网AVB同步时钟发生器，包括以太网PHY芯片2、第一主处理单元4、第二主处理单元5、时钟发生器3、DSP模块6、压控振荡器7，所述的第二主处理单元5中设有时钟模块8、PWM模块11、时钟比较及PWM发生器10，其中，所述的以太网PHY芯片2一端连接外部的以太网设备1，另一端连接第一主处理单元4，时钟发生器3的输出端连接第一主处理单元4的输入端，所述的第一主处理单元4中设置有精确时钟同步模块9，精确时钟同步模块9的输出端与第二主处理单元5的输入端相连，第二主处理单元5中的时钟模块8的输出端通过时钟比较及PWM发生器10、PWM模块11与压控振荡器7的输入端相连，压控振荡器7的输出端通过DSP模块6、第二主处理单元5的时钟模块8与时钟比较及PWM发生器10的输入端相连，DSP模块6的另一输出端与第一主处理单元4的输入端相连。进一步的，时钟发生器3的输出端通过第一主处理单元4与第二主处理单元5的时钟模块8的输入端相连，第一主处理单元4中的精确时钟同步模块9的输出端与第二主处理单元5的时钟比较及PWM发生器10相连。本技术改进了传统技术必须依靠锁相环的回路设计方案，大大提升了设计方案的鲁棒性，提升了产品的动态调整性能，同时降低了设计成本。本文档来自技高网...

【技术保护点】
1.一种车载以太网AVB同步时钟发生器，包括以太网PHY芯片、第一主处理单元、第二主处理单元、时钟发生器、DSP模块、压控振荡器，所述的第二主处理单元中设有时钟模块、PWM模块、时钟比较及PWM发生器，其特征在于：所述的以太网PHY芯片一端连接外部的以太网设备，另一端连接第一主处理单元，时钟发生器的输出端连接第一主处理单元的输入端，所述的第一主处理单元中设置有精确时钟同步模块，精确时钟同步模块的输出端与第二主处理单元的输入端相连，第二主处理单元中的时钟模块的输出端通过时钟比较及PWM发生器、PWM模块与压控振荡器的输入端相连，压控振荡器的输出端通过DSP模块、第二主处理单元的时钟模块与时钟比较及PWM发生器的输入端相连，DSP模块的另一输出端与第一主处理单元的输入端相连。

【技术特征摘要】
1.一种车载以太网AVB同步时钟发生器，包括以太网PHY芯片、第一主处理单元、第二主处理单元、时钟发生器、DSP模块、压控振荡器，所述的第二主处理单元中设有时钟模块、PWM模块、时钟比较及PWM发生器，其特征在于：所述的以太网PHY芯片一端连接外部的以太网设备，另一端连接第一主处理单元，时钟发生器的输出端连接第一主处理单元的输入端，所述的第一主处理单元中设置有精确时钟同步模块，精确时钟同步模块的输出端与第二主处理单元的输入端相连，第二主处理单元中的时钟模块的输出端通过时钟比较及PWM发生器、PWM模块与压控振荡器的输入端相连，压控振荡器的输...

【专利技术属性】
技术研发人员：王其钰，李林杰，
申请(专利权)人：延锋伟世通电子科技上海有限公司，
类型：新型
国别省市：上海,31