时钟传递系统及对应的时钟同步处理方法和装置制造方法及图纸

本发明专利技术公开了一种时钟传递系统及对应的时钟同步处理方法和装置，属于通讯技术领域。该方法包括：测量系统同步时钟从时钟恢复单元到n个基带单元的时钟分发模块的n个第一延时；测量基带单元内从时钟去抖与生成模块到m个基带数据处理模块的各路时钟的m个第二延时；根据所述第一延时和所述第二延时计算所述基带单元内各路时钟所需的第三延时；及将计算出的第三延时配置给所述时钟去抖与生成模块，以使各路时钟的传递路径延时一致。由此，可以提高时钟同步精度。

Clock transmission system and corresponding clock synchronization processing method and device

The invention discloses a clock transmission system and a corresponding clock synchronization processing method and device, belonging to the communication technology field. The method includes: measuring the N first delay of the clock distribution module from the clock recovery unit to the N baseband unit, measuring the m second delay of each clock from the clock to the generation module to the M baseband data processing module in the baseband unit, and the calculation of the first delay and the second delay time. The third delay required by the clock in the baseband unit is described, and the calculated third delay is allocated to the clock to shake and generate the module, so that the time delay of each clock is consistent. Thus, the clock synchronization precision can be improved.

【技术实现步骤摘要】
时钟传递系统及对应的时钟同步处理方法和装置
本专利技术涉及通讯
，尤其涉及时钟传递系统及对应的时钟同步处理方法和装置。
技术介绍
在无线通信领域，对于CDMA2000(CodeDivisionMultipleAccess2000，3G移动通讯标准)、TD-SCDMA(TimeDivision-SynchronousCodeDivisionMultipleAccess，时分同步码分多址)、LTE(LongTermEvolution，长期演进)等接入制式，针对一个BBU(BuildingBasebandUnit，室内基带处理单元)框内各基带处理单元或多个BBU框间各基带处理单元，均提出了各自的时钟相位同步精度要求。基站同步，有基于GNSS(GlobalNavigationSatelliteSystem，全球导航卫星系统)卫星授时的同步方式，也有基于IEEE1588V2协议的网络同步方式，对于CDMA2000、TD-SCDMA等制式，同步要求相对较低，通过GNSS和1588等同步授时方式进行时钟恢复后，在BBU框内传递时钟不需要经过特殊处理，即可满足系统要求。然而，对于LTE-A(LTE-Advanced，长期演进技术升级版)中提到的CA(CarrierAggregation，载波聚合)、MIMO(MaximumInputMaximumOutput，多输入多输出)等技术，以及后续的5G(第五代移动通信技术)组网形态，对时钟同步精度提出了更高的要求。基于现有的基站同步方式，如果使用现有的时钟同步处理方法，可能无法满足时钟同步高精度要求。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种时钟传递系统及对应的时钟同步处理方法和装置，以解决如何提高时钟同步精度的问题。为实现上述目的，本专利技术提供一种时钟同步处理方法，该方法包括步骤：测量系统同步时钟从时钟恢复单元到n个基带单元的时钟分发模块的n个第一延时，其中n为正整数；测量基带单元内从时钟去抖与生成模块到m个基带数据处理模块的各路时钟的m个第二延时，其中m为正整数；根据所述第一延时和所述第二延时计算所述基带单元内各路时钟所需的第三延时；及将计算出的第三延时配置给所述时钟去抖与生成模块，以使各路时钟的传递路径延时一致。可选地，该方法还包括步骤：计算所述n个第一延时的第一统计值；计算所述基带单元内所述m个第二延时的第二统计值；分别计算所述m个第二延时与所述第二统计值之间的第二差值；将所述基带单元内各路时钟对应的第二差值配置给所述时钟去抖与生成模块，以使所述基带单元内每一路时钟分别按对应的第二差值延时输出；计算所述基带单元对应的第一延时与所述第一统计值之间的第一差值；将所述第一差值配置给所述时钟去抖与生成模块，以使所述基带单元内各路时钟均按所述第一差值延时输出。可选地，所述第一统计值可以是所述各个第一延时的平均值或最小值；所述第二统计值可以是所述各个第二延时的平均值或最小值。可选地，该方法还包括步骤：根据所述时钟分发模块分发的时钟信号产生同步触发信号，发送至所述时钟去抖与生成模块，使所述时钟去抖与生成模块输出的各路时钟在同一时刻开始分别完成所在通道的延时配置后再输出。为实现上述目的，本专利技术还提出一种时钟同步处理装置，该装置包括：测量模块，用于测量系统同步时钟从时钟恢复单元到n个基带单元的时钟分发模块的n个第一延时以及测量基带单元内从时钟去抖与生成模块到m个基带数据处理模块的各路时钟的m个第二延时，其中m、n为正整数；计算模块，用于根据所述第一延时和所述第二延时计算所述基带单元内各路时钟所需的第三延时；配置模块，用于将计算出的第三延时配置给所述时钟去抖与生成模块，以使各路时钟的传递路径延时一致。可选地，所述计算模块还用于计算所述n个第一延时的第一统计值；计算所述基带单元内所述m个第二延时的第二统计值；分别计算所述m个第二延时与所述第二统计值之间的第二差值；及计算所述基带单元对应的第一延时与所述第一统计值之间的第一差值；所述配置模块还用于将所述基带单元内各路时钟对应的第二差值配置给所述时钟去抖与生成模块，以使所述基带单元内每一路时钟分别按对应的第二差值延时输出；及将所述第一差值配置给所述时钟去抖与生成模块，以使所述基带单元内各路时钟均按所述第一差值延时输出。可选地，所述第一统计值是所述各个第一延时的平均值或最小值；所述第二统计值是所述各个第二延时的平均值或最小值。可选地，所述配置模块还用于：根据所述时钟分发模块分发的时钟信号产生同步触发信号，发送至所述时钟去抖与生成模块，使所述时钟去抖与生成模块输出的各路时钟在同一时刻开始分别完成所在通道的延时配置后再输出。为实现上述目的，本专利技术还提出一种时钟传递系统，该系统包括所述的时钟同步处理装置。本专利技术提出的时钟传递系统及对应的时钟同步处理方法和装置，可以通过计算各路系统同步时钟的路径延时，根据路径延时计算配置值，配置到时钟去抖与生成模块，结合同步触发信号触发时钟去抖与生成模块的时钟输出，最终能够使各路系统同步时钟的传递路径延时一致。在单个BBU的情况下，时钟误差主要由时钟传递误差组成，通过所述时钟同步处理方法和装置，有效减少时钟传递误差，提高时钟同步精度。在多个BBU的情况下，时钟误差包括时钟源误差、时钟恢复误差和时钟传递误差，通过所述时钟同步处理方法和装置，有效减少时钟传递误差，也能提高最终时钟同步精度。从而，可以有效解决现有技术中存在的传递系统同步时钟误差较大的问题，便于满足LTE-A、5G等组网技术对时钟同步精度越来越高的要求。附图说明图1为本专利技术第一实施例提出的一种时钟传递系统的模块示意图；图2为本专利技术中的时钟传递路径的较佳实施例的示意图；图3为图1中的时钟同步处理装置的较佳实施例的模块示意图；图4为本专利技术第二实施例提出的一种时钟同步处理方法的流程图；图5为图4中的步骤S404与S406的具体细化流程图；图6为本专利技术第三实施例提出的一种时钟同步处理方法的流程图；图7为本专利技术第四实施例提出的一种时钟同步处理方法的流程图。本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式为了使本专利技术所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。第一实施例参阅图1，本专利技术第一实施例提出一种时钟传递系统102，位于BBU框100中。在本实施例中，时钟传递系统102的硬件部分包括时钟恢复单元104、时钟分发单元106及至少一个(例如n个)基带单元108。其中，每个基带单元108中包括时钟分发模块110、时钟去抖与生成模块112及至少一个(例如m个)基带数据处理模块114，还包括时钟同步处理装置300。其中m、n为正整数。图2所示为该时钟传递系统102中的时钟传递路径示意图。所述时钟恢复单元104，用于连接外部的GNSS或1588等时钟同步参考源，恢复和产生系统同步时钟CLK，并发送给时钟分发单元106。所述时钟分发单元106，用于分发系统同步时钟CLK到各基带单元108。例如，分发到第1个基带单元的时钟为CLK1，CLK1从时钟恢复单元104到第1个基带单元的时钟分发模块110，其路本文档来自技高网...

【技术保护点】
一种时钟同步处理方法，该方法包括步骤：测量系统同步时钟从时钟恢复单元到n个基带单元的时钟分发模块的n个第一延时，其中n为正整数；测量基带单元内从时钟去抖与生成模块到m个基带数据处理模块的各路时钟的m个第二延时，其中m为正整数；根据所述第一延时和所述第二延时计算所述基带单元内各路时钟所需的第三延时；及将计算出的第三延时配置给所述时钟去抖与生成模块，以使各路时钟的传递路径延时一致。

【技术特征摘要】
1.一种时钟同步处理方法，该方法包括步骤：测量系统同步时钟从时钟恢复单元到n个基带单元的时钟分发模块的n个第一延时，其中n为正整数；测量基带单元内从时钟去抖与生成模块到m个基带数据处理模块的各路时钟的m个第二延时，其中m为正整数；根据所述第一延时和所述第二延时计算所述基带单元内各路时钟所需的第三延时；及将计算出的第三延时配置给所述时钟去抖与生成模块，以使各路时钟的传递路径延时一致。2.根据权利要求1所述的时钟同步处理方法，其特征在于，该方法还包括步骤：计算所述n个第一延时的第一统计值；计算所述基带单元内所述m个第二延时的第二统计值；分别计算所述m个第二延时与所述第二统计值之间的第二差值；将所述基带单元内各路时钟对应的第二差值配置给所述时钟去抖与生成模块，以使所述基带单元内每一路时钟分别按对应的第二差值延时输出；计算所述基带单元对应的第一延时与所述第一统计值之间的第一差值；将所述第一差值配置给所述时钟去抖与生成模块，以使所述基带单元内各路时钟均按所述第一差值延时输出。3.根据权利要求2所述的时钟同步处理方法，其特征在于，所述第一统计值是所述各个第一延时的平均值或最小值。4.根据权利要求2所述的时钟同步处理方法，其特征在于，所述第二统计值是所述各个第二延时的平均值或最小值。5.根据权利要求2所述的时钟同步处理方法，其特征在于，该方法还包括步骤：根据所述时钟分发模块分发的时钟信号产生同步触发信号，发送至所述时钟去抖与生成模块，使所述时钟去抖与生成模块输出的各路时钟在同一时刻开始分别完成所在通道的延时配置后再输出。6.一种时钟同步处理装置，其特征在于，该装置包括...

【专利技术属性】
技术研发人员：王文静，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：广东,44