一种用于TIADC采样时间误差的全数字校准模块及其校准方法技术

本发明专利技术公开了一种用于TIADC采样时间误差的全数字校准模块，TIADC是由时钟模块、数据转换模块、校准模块和数据复合模块构成，其中校准模块包括：符号判断单元、高阶时间误差补偿单元、误差提取单元；本发明专利技术能以较低的硬件消耗完成能适用于任意通道的TIADC系统校准，且该校准方案能够校准整个Nyquist采样频率以内的信号，并且进行高效的补偿，从而以较小的硬件开销快速准确地实现通道间时间误差的校准。

【技术实现步骤摘要】
一种用于TIADC采样时间误差的全数字校准模块及其校准方法
本专利技术涉及模拟数字转换领域，更具体地说是一种多通道时间交织模数转换器采样时间误差的全数字校准模块及其校准算法。
技术介绍
随着社会信息技术的快速发展，在通信、计算机、仪表控制等领域对模数转换器(Analog-to-digital)的性能要求越来越高，因此高性能的ADC具有非常广泛的应用，并且有着重要的战略意义。受目前ADC发展水平和工艺水平的限制，单个ADC的性能很难同时满足高速率和高精度的要求，因此时间交织模数转换器(TIADC)应运而生。TIADC(Time-InterleavedAnalog-to-DigitalConverter)即时间交织模数转换器是一种并行交替型ADC，采用并行的结构能够大大的提高系统的采样速率，但是由于各通道存在时间失配、增益失配和失调失配，三种失配严重影响了TIADC的性能。目前TIADC对于采样时间误差的校准方案主要有两种：基于已知输入信号的前台校准算法和未知输入信号的后台校准算法，前台校准算法具有硬件复杂度低、校准精度高的优点，但是需要中断ADC的工作，不具有实时校准误差的能力，而后台校准算法能够实时准确地校准误差。在后台校准算法中，有基于极性、频域和相关性等时间误差检测方案，时间误差补偿方案则主要有基于Taylor、Farror和可变延迟线等方案，但是大多数校准方案均存在下述问题的一种或者几种：硬件复杂度高、输入带宽过小、不能校准多频信号、不是全数字校准、校准精度低等。文献[基于泰勒级数的TIADC通道误差自适应修正方法，王亚军]提出一种基于参考通道的校正方案，但是额外的参考ADC增加了系统的硬件消耗，文献[An8Bits4Gs/s120mWCOMSADC,HegongWei]提出的一种基于统计学的误差提取方案，该方案能够简单有效的提取时间误差，然而该方案利用可变延迟线进行时间误差的补偿，这导致校准精度不高，文献[一种TIADC时间失配误差自适应校准算法，尹勇生]提出的基于一阶Taylor级联的补偿方案，该方案校准精度较高，但是不能处理多频信号，文献[时间交织ADC全数字校准算法的研究与设计，蹇茂琛]提出的基于高阶Taylor的补偿方案，该方案校准精度较高，对Nyquist采样频率以内的信号能进行有效校准，但其中用到等波纹最佳逼近带通滤波器，这不仅消耗大量硬件资源，而且还存在判断不精确的问题。
技术实现思路
本专利技术为了克服现有技术存在的不足之处，提供一种用于TIADC采样时间误差的全数字校准模块及其校准方法，以期以较低的硬件消耗完成能适用于任意通道的TIADC系统校准，且该校准方案能够校准整个Nyquist采样频率以内的信号，并且进行高效的补偿，从而以较小的硬件开销快速准确地实现通道间时间误差的校准。本专利技术为解决技术问题采用如下技术方案：本专利技术一种用于TIADC采样时间误差的全数字校准模块，所述TIADC是由时钟模块、数据转换模块、校准模块和数据复合模块构成，其特点是：设置所述校准模块包括：符号判断单元、高阶时间误差补偿单元、误差提取单元；所述数据转换模块在所述时钟模块控制下将外部输入信号x转换为m个通道的数字信号{y1,y2,…,yi,…,ym}并传递给所述校准模块；其中yi表示第i个通道的数字信号，i＝1,2,…,m；所述符号判断单元对所述m个通道的数字信号{y1,y2,…,yi,…,ym}中任意相邻的3个通道的数字信号{yi-1,yi,yi+1}进行符号判断，得到符号值sign并传递给所述高阶时间误差补偿单元；当i＝1时，令i-1为m；当i＝m，令i+1为1；所述高阶时间误差补偿单元根据所述符号值sign对m-1个通道的数字信号{y2,…,yi,…,ym}进行数字校准，得到m-1个校准后的数字信号表示第i个校准后的数字信号；所述符号判断单元根据所述第i个校准后的数字信号对第1个通道的数字信号y1进行延迟处理，得到延迟后的数字信号所述误差提取单元以所述延迟后的数字信号作为参考通道，对所述m-1个校准后的数字信号进行时间误差提取，得到m-1个时间误差量{Δt2,…,Δti,…,Δtm}并反馈给所述高阶时间误差补偿单元用于校准处理，其中Δti表示第i个校准后的数字信号的时间误差量，且2≤i≤m；所述数据复合模块将所述延迟后的数字信号和所述高阶时间误差补偿单元输出的校准后的数字信号进行复合处理，得到所述TIADC的输出信号本专利技术所述的用于TIADC内采样时间误差的校准模块的特点也在于，所述符号判断单元包括：3个延迟模块、1个一阶求导模块、1个加法器模块、1个乘法器模块、1个选通模块、1个指数平均器模块；所述一阶求导模块对第i个通道的数字信号yi进行处理，并将得到的求导结果传递给所述乘法器模块；2个延迟模块分别对2个通道的数字信号{yi-1,yi+1}进行处理，得到的结果分别输出给所述加法器模块进行处理，得到的加法结果也传递给所述乘法器模块；由所述乘法器模块对所述求导结果和加法结果进行处理，得到的乘法结果传递给所述指数平均器模块进行处理，得到的平均结果传递给所述选通模块，由所述选通模块得到符号值sign并输出；另一延迟模块对第1个通道的数字信号y1进行延迟处理，得到延迟后的数字信号并输出。所述高阶时间误差补偿单元是由m-1个单路补偿模块组成，任意第i个单路补偿模块包括：6个延迟模块、1个一阶求导模块、1个二阶求导模块、1个三阶求导模块、3个乘法器模块、3个加法器模块；第i个单路补偿模块中第1个延迟模块对所述第i个通道的数字信号yi进行处理，得到的第1个延迟结果给第1个加法器模块；第i个单路补偿模块中一阶求导模块对所述第i个通道的数字信号yi进行处理，得到的1阶求导结果传递给第1个乘法器模块；所述第1个乘法器模块接收第i个校准后的数字信号的时间误差量Δti与所述符号值sign的乘积值sign×ri以及所述1阶求导结果并进行处理，得到的第1个乘法结果传递给所述第1个加法器模块；由第1个加法器模块对所述第1个乘法结果和第1个延迟结果进行处理，得到1阶补偿结果并分别传递给第2个延迟模块和所述二阶求导模块；由第2个延迟模块得到的第2个延迟结果并传递给第3个延迟模块进行处理，得到的第3个延迟结果并传递给第2个加法器模块；所述二阶求导模块对所述1阶补偿结果进行处理，得到的2阶求导结果并传递给第2个乘法器模块；所述第2个乘法器模块接收乘积值sign×ri平方的二分之一和所述2阶求导结果并进行处理，得到的第2个乘法结果传递给所述第2个加法器模块；由所述第2个加法器模块得到2阶补偿结果并分别传递给第4个延迟模块和所述三阶求导模块；由所述第4个延迟模块得到的第4个延迟结果并传递给第5个延迟模块进行处理，得到的第5个延迟结果并传递给第6个延迟模块，得到的第6个延迟结果并传递给第3个加法器模块；所述三阶求导模块对所述2阶补偿结果进行处理，得到的3阶求导结果并传递给第3个乘法器模块；所述第3个乘法器模块接收所述乘积值sign×ri立方的三分之一和所述3阶求导结果并进行处理，得到的第3个乘法结果传递给所述第3个加法器模块；由所述第3个加法器模块得到3阶补偿结果作为所述第i个校准后的数字信号并输出。本专利技术一种用于TIADC内采样时本文档来自技高网...

【技术保护点】
一种用于TIADC采样时间误差的全数字校准模块，所述TIADC是由时钟模块、数据转换模块、校准模块和数据复合模块构成，其特征是：设置所述校准模块包括：符号判断单元、高阶时间误差补偿单元、误差提取单元；所述数据转换模块在所述时钟模块控制下将外部输入信号x转换为m个通道的数字信号{y1,y2,…,yi,…,ym}并传递给所述校准模块；其中yi表示第i个通道的数字信号，i＝1,2,…,m；所述符号判断单元对所述m个通道的数字信号{y1,y2,…,yi,…,ym}中任意相邻的3个通道的数字信号{yi‑1,yi,yi+1}进行符号判断，得到符号值sign并传递给所述高阶时间误差补偿单元；当i＝1时，令i‑1为m；当i＝m，令i+1为1；所述高阶时间误差补偿单元根据所述符号值sign对m‑1个通道的数字信号{y2,…,yi,…,ym}进行数字校准，得到m‑1个校准后的数字信号

【技术特征摘要】
1.一种用于TIADC采样时间误差的全数字校准模块，所述TIADC是由时钟模块、数据转换模块、校准模块和数据复合模块构成，其特征是：设置所述校准模块包括：符号判断单元、高阶时间误差补偿单元、误差提取单元；所述数据转换模块在所述时钟模块控制下将外部输入信号x转换为m个通道的数字信号{y1,y2,…,yi,…,ym}并传递给所述校准模块；其中yi表示第i个通道的数字信号，i＝1,2,…,m；所述符号判断单元对所述m个通道的数字信号{y1,y2,…,yi,…,ym}中任意相邻的3个通道的数字信号{yi-1,yi,yi+1}进行符号判断，得到符号值sign并传递给所述高阶时间误差补偿单元；当i＝1时，令i-1为m；当i＝m，令i+1为1；所述高阶时间误差补偿单元根据所述符号值sign对m-1个通道的数字信号{y2,…,yi,…,ym}进行数字校准，得到m-1个校准后的数字信号表示第i个校准后的数字信号；所述符号判断单元根据所述第i个校准后的数字信号对第1个通道的数字信号y1进行延迟处理，得到延迟后的数字信号所述误差提取单元以所述延迟后的数字信号作为参考通道，对所述m-1个校准后的数字信号进行时间误差提取，得到m-1个时间误差量{Δt2,…,Δti,…,Δtm}并反馈给所述高阶时间误差补偿单元用于校准处理，其中Δti表示第i个校准后的数字信号的时间误差量，且2≤i≤m；所述数据复合模块将所述延迟后的数字信号和所述高阶时间误差补偿单元输出的校准后的数字信号进行复合处理，得到所述TIADC的输出信号2.根据权利要求1所述的用于TIADC内采样时间误差的校准模块，其特征是，所述符号判断单元包括：3个延迟模块、1个一阶求导模块、1个加法器模块、1个乘法器模块、1个选通模块、1个指数平均器模块；所述一阶求导模块对第i个通道的数字信号yi进行处理，并将得到的求导结果传递给所述乘法器模块；2个延迟模块分别对2个通道的数字信号{yi-1,yi+1}进行处理，得到的结果分别输出给所述加法器模块进行处理，得到的加法结果也传递给所述乘法器模块；由所述乘法器模块对所述求导结果和加法结果进行处理，得到的乘法结果传递给所述指数平均器模块进行处理，得到的平均结果传递给所述选通模块，由所述选通模块得到符号值sign并输出；另一延迟模块对第1个通道的数字信号y1进行延迟处理，得到延迟后的数字信号并输出。3.根据权利要求1所述的用于TIADC内采样时间误差的校准模块，其特征是，所述高阶时间误差补偿单元是由m-1个单路补偿模块组成，任意第i个单路补偿模块包括：6个延迟模块、1个一阶求导模块、1个二阶求导模块、1个三阶求导模块、3个乘法器模块、3个加法器模块；第i个单路补偿模块中第1个延迟模块对所述第i个通道的数字信号yi进行处理，得到的第1个延迟结果给第1个加法器模块；第i个单路补偿模块中一阶求导模块对所述第i个通道的数字信号yi进行处理，得到的1阶求导结果传递给第1个乘法器模块；所述第1个乘法器模块接收第i个校准后的数字信号的时间误差量Δti与所述符号值sign的乘积值sign×ri以及所述1阶求导结果并进行处理，得到的第1个乘法结果传递给所述第1个加法器模块；由第1个加法器模块对所述第1个乘法结果和第1个延迟结果进行处理，得到1阶补偿结果并分别传递给第2个延迟模块和所述二阶求导模块；由第2个延迟模块得到的第2个延迟结果并传递给第3个延迟模块进行处理，得到的第3个延迟结果并传递给第2个加法器模块；所述二阶求导模块对所述1阶补偿结果进行处理，得到的2阶求导结果并传递给第2个乘法器模块；所述第2个乘法器模块接收乘积值sign×ri平方的二分之一和所述2阶求导结果并进行处理，得到的第2个乘法结果传递给所述第2个加法器模块；由所述第2个加法器模块得到2阶补偿结果并分别传递给第4个延迟模块和所述三阶求导模块；由所述第4个延迟模块得到的...

【专利技术属性】
技术研发人员：邓红辉，闫辉，陈红梅，尹勇生，孟煦，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：安徽,34