一种低应力压接式IGBT陶瓷管壳上盖制造技术

本实用新型专利技术涉及一种低应力压接式封装IGBT陶瓷管壳上盖，它包含有集电极和集电极法兰，所述集电极法兰同心焊接在集电极的外缘，在所述集电极下表面雕刻有多个均匀间隔的集电极台架，所述集电极台架的位置同管壳底座上发射极台架的位置一一对应，相邻两个集电极台架之间形成有沟槽，在所述集电极下表面的两侧对称设置有定位挡板。本实用新型专利技术通过仿真和压力感应纸试验，当实施封装时，集电极台架结构比集电极平板结构每个芯片两面的受力更均匀，封装应力通过沟槽处无氧铜材料的塑性变形得以缓解，沟槽的形变又不会影响芯片压接面(台架面)的平面度，因此每个位置芯片的压接更紧密和芯片全面积的压力更趋于一致。

【技术实现步骤摘要】
一种低应力压接式IGBT陶瓷管壳上盖
本技术涉及一种低应力压接式封装IGBT陶瓷管壳上盖，可以提高IGBT芯片压接式封装的可靠性，属于电力电子

技术介绍
IGBT模块的发展趋势是集成和混合封装、智能封装和双面散热技术，而平板压接式陶瓷封装是实现双面散热技术的最佳路径。尽管平板压接式陶瓷封装可以大幅度提高IGBT器件的性能和可靠性，但是要实现数十个IGBT或FRD芯片的全面积无死角均匀受力，对各部件的工艺要求提出了很大挑战，特别是作为封装载体的陶瓷管壳，其性能和工艺稳定性是决定封装成败的关键，在陶瓷管壳制备过程中除了要解决材料应力、切削应力、高温钎焊应力影响外，其封装时集电极(通常采用平板结构)受压(约3KN-6KN)而微变形产生的封装应力也是影响封装成败的重要因素。因此如何有效的降低应力的影响，已是业内人士要解决的一个重要课题。
技术实现思路
本技术所要解决的技术问题是针对上述现有技术的弱点和隐患，提供一种低应力压接式封装IGBT陶瓷管壳上盖，通过改进陶瓷管壳上盖的表面结构来降低应力的影响，提高IGBT芯片压接式封装的可靠性。本技术解决上述问题所采用的技术方案为：一种低应力压接式封装IGBT陶瓷管壳上盖，它包含有集电极和集电极法兰，所述集电极法兰同心焊接在集电极的外缘，在所述集电极下表面雕刻有多个均匀间隔的集电极台架，所述集电极台架的位置同管壳底座上发射极台架的位置一一对应，相邻两个集电极台架之间形成有沟槽，在所述集电极下表面的两侧对称设置有定位挡板。优选地，所述沟槽的深度和宽度可以通过仿真试验确定最佳数值。与现有技术相比，本技术的特点在于：本技术通过仿真和压力感应纸试验，当实施封装时，集电极台架结构比集电极平板结构每个芯片两面的受力更均匀，封装应力通过沟槽处无氧铜材料的塑性变形得以缓解，沟槽的形变又不会影响芯片压接面(台架面)的平面度，因此每个位置芯片的压接更紧密和芯片全面积的压力更趋于一致。附图说明图1为本技术的结构俯视图。图2为图1的剖视图。其中：集电极1集电极法兰2集电极台架1.1沟槽1.2定位挡板1.3。具体实施方式以下结合实施例对本技术作进一步详细描述。如图1，2所示，本技术涉及一种低应力压接式封装IGBT陶瓷管壳上盖包含有集电极1和集电极法兰2，所述集电极法兰2同心焊接在集电极1的外缘，在所述集电极1下表面(与芯片压接面)雕刻有多个均匀间隔的集电极台架1.1，所述集电极台架1.1的位置同管壳底座上发射极台架的位置一一对应，相邻两个集电极台架1.1之间形成有沟槽1.2，所述沟槽1.2的深度和宽度可以通过仿真试验确定最佳数值，在所述集电极1下表面的两侧对称设置有定位挡板1.3，所述定位挡1.3可以保证封装时上盖的集电极台架与管壳底座上的发射极台架上下压接。除上述实施例外，本技术还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本技术权利要求的保护范围之内。本文档来自技高网...

【技术保护点】
一种低应力压接式封装IGBT陶瓷管壳上盖，它包含有集电极(1)和集电极法兰(2)，所述集电极法兰(2)同心焊接在集电极(1)的外缘，其特征在于：在所述集电极(1)下表面雕刻有多个均匀间隔的集电极台架(1.1)，所述集电极台架(1.1)的位置同管壳底座上发射极台架的位置一一对应，相邻两个集电极台架(1.1)之间形成有沟槽(1.2)，在所述集电极(1)下表面的两侧对称设置有定位挡板(1.3)。

【技术特征摘要】
1.一种低应力压接式封装IGBT陶瓷管壳上盖，它包含有集电极(1)和集电极法兰(2)，所述集电极法兰(2)同心焊接在集电极(1)的外缘，其特征在于：在所述集电极(1)下表面雕刻有多个均匀间隔的集电极台架(1.1)，所述集电极台架(1.1)的位置同管壳底座上发射极台架...

【专利技术属性】
技术研发人员：陈国贤，徐宏伟，张琼，陈强，
申请(专利权)人：江阴市赛英电子股份有限公司，
类型：新型
国别省市：江苏,32