像素电路及其驱动方法、显示面板技术

公开了一种像素电路及其驱动方法、以及包括该像素电路的显示面板。所述像素电路包括：发光模块、第一驱动模块和第二驱动模块，所述第一驱动模块在所述第一扫描控制端的第一扫描信号的控制下在第一时段期间驱动所述发光模块发光，以及所述第二驱动模块在所述第二扫描控制端的第二扫描信号的控制下在第二时段期间驱动所述发光模块发光，所述第一时段和所述第二时段彼此不重叠。通过利用两个驱动模块交替地驱动发光器件发光，使得在一个驱动模块驱动发光器件发光时另一驱动模块进入恢复阶段，从而可以降低各驱动模块中驱动晶体管的阈值电压漂移，同时可以延长各驱动模块的驱动晶体管的使用寿命。

Pixel circuit and its driving method, display panel

A pixel circuit and a driving method are disclosed, and a display panel including the pixel circuit. The pixel circuit includes a light emitting module, a first drive module, and a second drive module, which drive the luminescence module in the first period of time under the control of the first scan signal of the first scan control end, and the second sweep of the second drive module at the second scan control end. The light emitting module is driven to light during the second time period under the control of the recording signal, and the first period and the second period do not overlap each other. By using two driving modules alternately to drive the light emitting devices, the other drive module enters the recovery phase when a driving module drives the light emitting devices, thus reducing the threshold voltage drift of the driving transistors in each drive module and prolonging the use of the driving transistors of each drive module. Life.

【技术实现步骤摘要】
像素电路及其驱动方法、显示面板
本专利技术涉及显示领域，并且更具体地涉及一种像素电路及其驱动方法、以及显示面板。
技术介绍
目前，为了抑制有机发光二极管显示装置的像素电路中驱动晶体管的阈值电压对有机发光二极管的发光亮度的影响，已经在像素电路中实现了阈值电压补偿功能，从而可以补偿驱动晶体管的阈值电压对有机发光二极管的发光亮度的影响。对于整个有机发光二极管显示装置而言，可以减轻各像素的驱动晶体管的阈值电压的不均匀性和漂移造成整个有机发光二极管显示装置的亮度不均匀或闪烁的现象。然而，在有机发光二极管显示装置的显示过程中，各像素的驱动晶体管的栅极和源极之间持续施加栅源电压，因此各像素的驱动晶体管的阈值电压漂移会不断增大。在该阈值电压漂移在一定程度范围内时，通过上述的阈值电压补偿功能可以补偿该阈值电压漂移，然而，在该阈值电压漂移超出该一定程度时，上述的阈值电压补偿功能变得失效，相应地，所述有机发光二极管显示装置的显示效果变差，由此缩短了有机发光二极管显示装置的使用寿命。因此，需要提出一种能够降低各驱动模块的驱动晶体管的阈值电压漂移并延长有机发光二极管显示装置的使用寿命的像素电路和显示面板。
技术实现思路
为了解决上述技术问题，提出了一种像素电路及其驱动方法、以及包括该像素电路的显示面板，其通过利用两个驱动模块交替地驱动发光器件发光，使得在一个驱动模块驱动发光器件发光时另一驱动模块进入恢复阶段，从而可以降低各驱动模块中驱动晶体管的阈值电压漂移。根据本专利技术一方面，提供了一种像素电路，包括：发光模块，其第一端与第一驱动模块的第一端和第二驱动模块的第一端连接，其第二端与第一电源电压端连接；所述第一驱动模块，其第二端与第一驱动电压端连接，其第三端与第一扫描控制端连接，其第四端与数据输入端连接，并且被配置为在所述第一扫描控制端的第一扫描信号的控制下在第一时段期间驱动所述发光模块发光；以及所述第二驱动模块，其第二端与第二驱动电压端连接，其第三端与第二扫描控制端连接，其第四端与所述数据输入端连接，并且被配置为在所述第二扫描控制端的第二扫描信号的控制下在第二时段期间驱动所述发光模块发光，所述第一时段和所述第二时段彼此不重叠；其中，所述第一驱动模块和第二驱动模块交替地驱动所述发光模块发光。根据本专利技术实施例，在所述第一驱动模块驱动所述发光模块发光的所述第一时段期间，所述第二驱动模块处于恢复阶段；以及在所述第二驱动模块驱动所述发光模块发光的所述第二时段期间，所述第一驱动模块处于恢复阶段。根据本专利技术实施例，在奇数帧期间，所述第一驱动模块在所述第一扫描控制端的第一扫描信号和所述第一驱动电压端的第一驱动电压信号的控制下，读取所述数据输入端的数据信号并且根据所读取的数据信号驱动所述发光模块发光，所述第二驱动模块被重置并且处于恢复阶段；在偶数帧期间，所述第一驱动模块被重置并且处于恢复阶段，所述第二驱动模块在所述第二扫描控制端的第二扫描信号和所述第二驱动电压端的第二驱动电压信号的控制下，读取所述数据输入端的数据信号并且根据所读取的数据信号驱动所述发光模块发光。根据本专利技术实施例，所述第一驱动模块包括第一开关晶体管、第一驱动晶体管和第一电容；所述第一开关晶体管的栅极作为所述第一驱动模块的第三端与所述第一扫描控制端连接，所述第一开关晶体管的第一极作为所述第一驱动模块的第四端与所述数据输入端连接，所述第一开关晶体管的第二极与所述第一驱动晶体管的栅极和所述第一电容的第一端连接；所述第一驱动晶体管的第一极作为所述第一驱动模块的第二端与所述第一驱动电压端连接，所述第一驱动晶体管的第二极作为所述第一驱动模块的第一端与所述发光模块的第一端和所述第一电容的第二端连接。根据本专利技术实施例，所述第二驱动模块包括第二开关晶体管、第二驱动晶体管和第二电容；所述第二开关晶体管的栅极作为所述第二驱动模块的第三端与所述第二扫描控制端连接，所述第二开关晶体管的第一极作为所述第二驱动模块的第四端与所述数据输入端连接，所述第二开关晶体管的第二极与所述第二驱动晶体管的栅极和所述第二电容的第一端连接；所述第二驱动晶体管的第一极作为所述第二驱动模块的第二端与所述第二驱动电压端连接，所述第二驱动晶体管的第二极作为所述第二驱动模块的第一端与所述发光模块的第一端和所述第二电容的第二端连接。根据本专利技术另一方面，还提供了如上所述的像素电路的驱动方法，包括：在奇数帧期间，在第一扫描控制端的第一扫描信号的控制下，第一驱动模块读取数据输入端的数据信号并且根据所读取的数据信号驱动发光模块发光，以及在第二扫描控制端的第二扫描信号的控制下，第二驱动模块被重置并且处于恢复阶段；在偶数帧期间，在第二扫描控制端的第二扫描信号的控制下，第二驱动模块读取数据输入端的数据信号并且根据所读取的数据信号驱动发光模块发光，以及在第一扫描控制端的第一扫描信号的控制下，第一驱动模块被重置并且处于恢复阶段。根据本专利技术实施例，每帧被划分为重置时段、补偿时段、数据写入时段和发光时段。根据本专利技术实施例，在奇数帧期间，在重置时段，在所述第一和第二驱动电压端输出非驱动电压，所述第一和第二扫描信号为有效电平，所述第一和第二驱动模块被重置；在补偿时段，所述第一驱动电压端输出驱动电压，所述第一扫描信号为有效电平，所述第二扫描信号为无效电平，所述第一驱动模块进行晶体管阈值电压补偿，所述第二驱动模块保持重置状态；在数据写入时段，所述第一驱动电压端浮置并且无电压输出，所述第一扫描信号为有效电平，所述第二扫描信号为无效电平，所述第一驱动模块读入所述数据输入端的数据信号，所述第二驱动模块保持重置状态；在发光时段，所述第一驱动电压端输出驱动电压，所述第一扫描信号为无效电平，所述第二扫描信号为无效电平，所述第一驱动模块驱动所述发光模块发光，所述第二驱动模块保持重置状态。根据本专利技术实施例，在偶数帧期间，在重置时段，在所述第一和第二驱动电压端输出非驱动电压，所述第一和第二扫描信号为有效电平，所述第一和第二驱动模块被重置；在补偿时段，所述第二驱动电压端输出驱动电压，所述第二扫描信号为有效电平，所述第一扫描信号为无效电平，所述第二驱动模块进行晶体管阈值电压补偿，所述第一驱动模块保持重置状态；在数据写入时段，所述第二驱动电压端浮置并且无电压输出，所述第二扫描信号为有效电平，所述第一扫描信号为无效电平，所述第二驱动模块读入所述数据输入端的数据信号，所述第一驱动模块保持重置状态；在发光时段，所述第二驱动电压端输出驱动电压，所述第二扫描信号为无效电平，所述第一扫描信号为无效电平，所述第二驱动模块驱动所述发光模块发光，所述第一驱动模块保持重置状态。根据本专利技术实施例，在奇数帧期间，在重置时段，所述第一和第二开关晶体管导通，所述第一和第二驱动晶体管截止，所述第一电容和所述第二电容均被重置至重置状态，所述发光模块不发光；在补偿时段，所述第一开关晶体管和第一驱动晶体管导通，所述第二开关晶体管和第二驱动晶体管截止，所述第一电容存储所述第一驱动晶体管的阈值电压，所述第二电容保持重置状态，所述发光模块不发光；在数据写入时段，所述第一开关晶体管和第一驱动晶体管导通，所述第二开关晶体管和第二驱动晶体管截止，所述第一电容存储所述第一驱动晶体管的阈值电压以及所述数据输入端的数据信号，所述第二电容保持重本文档来自技高网...

【技术保护点】
一种像素电路，包括：发光模块，其第一端与第一驱动模块的第一端和第二驱动模块的第一端连接，其第二端与第一电源电压端连接；所述第一驱动模块，其第二端与第一驱动电压端连接，其第三端与第一扫描控制端连接，其第四端与数据输入端连接，并且被配置为：在第一时段期间，在所述第一扫描控制端的第一扫描信号和所述第一驱动电压端的第一驱动电压信号的控制下驱动所述发光模块发光，并且在第二时段期间，在所述第一扫描控制端的第一扫描信号和所述数据输入端的数据信号的控制下被重置且处于恢复阶段；以及所述第二驱动模块，其第二端与第二驱动电压端连接，其第三端与第二扫描控制端连接，其第四端与所述数据输入端连接，并且被配置为：在第二时段期间，在所述第二扫描控制端的第二扫描信号和所述第二驱动电压端的第二驱动电压信号的控制下驱动所述发光模块发光，并且在第一时段期间，在所述第二扫描控制端的第二扫描信号和所述数据输入端的数据信号的控制下被重置且处于恢复阶段，所述第一时段和所述第二时段彼此不重叠；其中，所述第一驱动模块和第二驱动模块交替地驱动所述发光模块发光。

【技术特征摘要】
1.一种像素电路，包括：发光模块，其第一端与第一驱动模块的第一端和第二驱动模块的第一端连接，其第二端与第一电源电压端连接；所述第一驱动模块，其第二端与第一驱动电压端连接，其第三端与第一扫描控制端连接，其第四端与数据输入端连接，并且被配置为：在第一时段期间，在所述第一扫描控制端的第一扫描信号和所述第一驱动电压端的第一驱动电压信号的控制下驱动所述发光模块发光，并且在第二时段期间，在所述第一扫描控制端的第一扫描信号和所述数据输入端的数据信号的控制下被重置且处于恢复阶段；以及所述第二驱动模块，其第二端与第二驱动电压端连接，其第三端与第二扫描控制端连接，其第四端与所述数据输入端连接，并且被配置为：在第二时段期间，在所述第二扫描控制端的第二扫描信号和所述第二驱动电压端的第二驱动电压信号的控制下驱动所述发光模块发光，并且在第一时段期间，在所述第二扫描控制端的第二扫描信号和所述数据输入端的数据信号的控制下被重置且处于恢复阶段，所述第一时段和所述第二时段彼此不重叠；其中，所述第一驱动模块和第二驱动模块交替地驱动所述发光模块发光。2.如权利要求1所述的像素电路，其中，所述第一驱动模块被配置为：在奇数帧期间，在所述第一扫描控制端的第一扫描信号和所述第一驱动电压端的第一驱动电压信号的控制下，所述第一驱动模块读取所述数据输入端的数据信号并且根据所读取的数据信号驱动所述发光模块发光，而在偶数帧期间，所述第一驱动模块被重置并且处于恢复阶段；所述第二驱动模块被配置为：在奇数帧期间，所述第二驱动模块被重置并且处于恢复阶段，而在偶数帧期间，在所述第二扫描控制端的第二扫描信号和所述第二驱动电压端的第二驱动电压信号的控制下，所述第二驱动模块读取所述数据输入端的数据信号并且根据所读取的数据信号驱动所述发光模块发光。3.如权利要求2所述的像素电路，其中，每帧被划分为重置时段、补偿时段、数据写入时段和发光时段，在奇数帧期间，在所述重置时段，在所述第一和第二驱动电压端输出非驱动电压；在所述数据写入时段，所述第一驱动电压端浮置并且无电压输出；在所述补偿时段和发光时段，所述第一驱动电压端输出驱动电压；在偶数帧期间，在所述重置时段，在所述第一和第二驱动电压端输出非驱动电压；在所述数据写入时段，所述第二驱动电压端浮置并且无电压输出；在所述补偿时段和发光时段，所述第二驱动电压端输出驱动电压；其中，在奇数帧期间，在所述重置时段、补偿时段和数据写入时段，所述第一扫描信号为有效电平，而在所述发光时段，所述第一扫描信号为无效电平；在所述重置时段，所述第二扫描信号为有效电平，而在所述补偿时段、数据写入时段和发光时段，所述第二扫描信号为无效电平；在偶数帧期间，在所述重置时段，所述第一扫描信号为有效电平，而在所述补偿时段、数据写入时段和发光时段，所述第一扫描信号为无效电平；在所述重置时段、补偿时段和数据写入时段，所述第二扫描信号为有效电平，而在所述发光时段，所述第二扫描信号为无效电平。4.如权利要求3所述的像素电路，还包括：写入控制模块，其第一端与第二电源电压端连接，其第二端与第三电源电压端连接，其第三端与写入控制端连接，其第四端作为所述第一驱动电压端，其第五端作为所述第二驱动电压端。5.如权利要求4所述的像素电路，其中，所述第二驱动电压端与所述第一驱动电压端相同，所述第三电源电压端与所述第二电源电压端相同；其中，在所述重置时段，所述第一驱动电压端输出非驱动电压；在所述数据写入时段，所述第一驱动电压端浮置并且无电压输出；在所述补偿时段和发光时段，所述第一驱动电压端输出驱动电压。6.如权利要求4所述的像素电路，其中，所述第二驱动电压端与所述第一驱动电压端不同，所述第三电源电压端与所述第二电源电压端相同或不同；其中，在奇数帧期间，在所述重置时段，所述第一驱动电压端和第二驱动电压端输出非驱动电压；在所述数据写入时段，所述第一驱动电压端浮置并且无电压输出；在所述补偿时段和发光时段，所述第一驱动电压端输出驱动电压；在所述补偿时段、数据写入时段和发光时段中，所述第二驱动电压端浮置或输出非驱动电压；在偶数帧期间，在所述重置时段，所述第一驱动电压端和第二驱动电压端输出非驱动电压；在所述数据写入时段，所述第二驱动电压端浮置并且无电压输出；在所述补偿时段和发光时段，所述第二驱动电压端输出驱动电压；在所述补偿时段、数据写入时段和发光时段中，所述第一驱动电压端浮置或输出非驱动电压。7.如权利要求5或6所述的像素电路，其中，所述第一驱动模块包括第一开关晶体管、第一驱动晶体管和第一电容；所述第一开关晶体管的栅极作为所述第一驱动模块的第三端与所述第一扫描控制端连接，所述第一开关晶体管的第一极作为所述第一驱动模块的第四端与所述数据输入端连接，所述第一开关晶体管的第二极与所述第一驱动晶体管的栅极和所述第一电容的第一端连接；所述第一驱动晶体管的第一极作为所述第一驱动模块的第二端与所述第一驱动电压端连接，所述第一驱动晶体管的第二极作为所述第一驱动模块的第一端与所述发光模块的第一端和所述第一电容的第二端连接；所述第二驱动模块包括第二开关晶体管、第二驱动晶体管和第二电容；所述第二开关晶体管的栅极作为所述第二驱动模块的第三端与所述第二扫描控制端连接，所述第二开关晶体管的第一极作为所述第二驱动模块的第四端与所述数据输入端连接，所述第二开关晶体管的第二极与所述第二驱动晶体管的栅极和所述第二电容的第一端连接；所述第二驱动晶体管的第一极作为所述第二驱动模块的第二端与所述第二驱动电压端连接，所述第二驱动晶体管的第二极作为所述第二驱动模块的第一端与所述发光模块的第一端和所述第二电容的第二端连接。8.如权利要求7所述的像素电路，其中，所述第一开关晶体管、第一驱动晶体管、第二开关晶体管和第二驱动晶体管均为N型晶体管，并且每个开关晶体管的第一极和第二极分别为漏极和源极，所述发光模块包括有机发光二极管，所述有机发光二极管的阳极作为所述发光模块的第一端，并且所述有机发光二极管的阴极作为所述发光模块的第二端，其中，所述非驱动电压为低电压，所述驱动电压为高电压；以及所述有效电平为高电平，所述无效电平为低电平。9.如权利要求6所述的像素电路，其中，所述写入控制模块包括第五开关晶体管，其栅极作为所述写入控制模块的第三端与所述写入控制端连接，其第一端与第二电源电压端连接，其第二端作为所述第一和第二驱动电压端，其中，在所述数据写入时段中，所述写入控制端的写入控制信号处于无效电平，使得所述第五开关晶体管截止，而在其余时段中，所述写入控制端的写入控制信号处于有效电平，使得所述第五开关晶体管导通，其中，在所述重置时段中，所述第二电源电压端处于低电压，而在补偿时段和发光时段中，所述第二电源电压端处于高电压。10.一种如权利要求1所述的像素电路的驱动方法，包括：在奇数帧期间，在所述第一扫描控制端的第一扫描信号和所述第一驱动电压端的第一驱动电压信号的控制下，所述第一驱动模块驱动所述发光模块发光；在所述第二扫描控制端的第二扫描信号和所述数据输入端的数据信号的控制下，所述第二驱动模块被重置且处于恢复阶段；在偶数帧期间，在所述第一扫描控制端的第一扫描信号和所述数据输入端的数据信号的控制下，所述第一驱动模块被重置且处于恢复阶段；在所述第二扫描控制端的第二扫描信号和所述第二驱动电压端的第二驱动电压信号的控制下，所述第二驱动模块驱动所述发光模块发光。11.如权利要求10所述的驱动方法...

【专利技术属性】
技术研发人员：鲍文超，袁广才，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11