用于点对点互连以增大测试覆盖的自错误注入技术制造技术

各个方面描述了片上硬件错误生成器组件。在一些情形中，硬件错误生成器组件连接至包含在相同芯片内的两个组件之间的数据路径。在接收到错误模拟输入之际，该硬件错误生成器组件通过插入模拟错误状况的数据模式来修改正在该数据路径上传送的数据。替换地或附加地，该硬件错误生成器随机地更改所传送的数据位中的一个或多个。

Self error injection technology for point to point interconnection to increase test coverage

The hardware fault generator components on chip are described in all aspects. In some cases, the hardware error generator component is connected to the data path between the two components contained in the same chip. At the time of receiving the error analog input, the hardware error generator component modifies the data that is being transmitted on the data path by inserting the data mode of the analog error condition. Alternatively or additionally, the hardware error generator randomly changes one or more of the data bits transmitted.

【技术实现步骤摘要】
【国外来华专利技术】用于点对点互连以增大测试覆盖的自错误注入技术背景相关申请的交叉引用本申请要求于2015年9月23日在美国专利商标局提交的临时专利申请No.62/222,726、以及于2016年3月24日在美国专利商标局提交的非临时申请No.15/080,450的优先权和权益，这两件申请的全部内容通过援引纳入于此。公开领域本公开一般涉及错误注入控制，并且更具体地涉及片上错误生成器组件相关技术描述当今，计算设备通常包括通过数据线彼此互连的多个组件。每个组件执行相应的功能性并且彼此互连以请求或共享结果。由此，由组件使用数据线来回地传达数据或信息，以达成总体目标。理想地，数据线没有错误地成功传送和接收数据。然而，在现实世界实现中，物理属性将错误引入数据线中，从而破坏正在被传递的数据。由于现实世界的影响不能被完全根除，所以可行替代方案可确保错误被正确处置。由于错误可能以各种方式显现，尤其在多组件设备中，要确保所有可能的错误被正确处置可能是具有挑战性的。这是由于有限数目的可用于测试多组件设备的接口。概述提供本概述以便以简化的形式介绍以下在详细描述中进一步描述的概念选集。本概述并不旨在标识所要求保护的主题内容的关键本文档来自技高网...

【技术保护点】
一种用于测试错误处置的设备，所述设备包括：至少一个错误插入电路；经由所述至少一个错误插入电路来耦合至所述设备中的两个子组件之间的至少一个数据线的片上硬件错误生成器组件，所述片上硬件错误生成器组件被配置成：接收错误模拟输入；至少部分地基于所述错误模拟输入来确定数据错误模式；以及经由所述至少一个错误插入电路来将所述数据错误模式插入在所述至少一个数据线上以有效地生成错误状况。

【技术特征摘要】
【国外来华专利技术】2015.09.23 US 62/222,726;2016.03.24 US 15/080,4501.一种用于测试错误处置的设备，所述设备包括：至少一个错误插入电路；经由所述至少一个错误插入电路来耦合至所述设备中的两个子组件之间的至少一个数据线的片上硬件错误生成器组件，所述片上硬件错误生成器组件被配置成：接收错误模拟输入；至少部分地基于所述错误模拟输入来确定数据错误模式；以及经由所述至少一个错误插入电路来将所述数据错误模式插入在所述至少一个数据线上以有效地生成错误状况。2.如权利要求1所述的设备，其特征在于，所述数据错误模式包括与以下各项中的至少一者相关联的数据错误模式：卡住高位；卡住低位；随机位翻转；或者所述数据线上的强制错误位。3.如权利要求1所述的设备，其特征在于，进一步包括至少一个配置寄存器，所述至少一个配置寄存器与所述片上硬件错误生成器组件相关联并且配置成控制由所述片上硬件错误生成器插入在所述至少一个数据线上的所述数据错误模式。4.如权利要求1所述的设备，其特征在于，所述片上硬件错误生成器组件被配置成修改在所述至少一个数据线上传送的数据分组的数据分组报头。5.如权利要求1所述的设备，其特征在于，所述片上硬件错误生成器组件被进一步配置成将所述数据错误模式随机地插入在所述至少一个数据线上。6.如权利要求1所述的设备，其特征在于，所述片上硬件错误生成器组件是集成电路(IC)的子组件。7.如权利要求1所述的设备，其特征在于，所述至少一个错误插入电路包括硬件复用器(MUX)。8.一种用于测试错误处置的方法，所述方法包括：使用硬件错误生成器组件来接收错误模拟输入；使用所述硬件错误生成器组件来确定要插入在耦合至所述硬件错误生成器组件的至少一个数字数据线上的数据错误模式；以及使用所述硬件错误生成器组件来将所述数据错误模式插入在所述至少一个数字数据线上以有效地生成错误状况。9.如权利要求8所述的方法，其特征在于，将所述数据错误模式插入在所述至少一个数字数据线上是至少部分地基于时钟计数的。10.如权利要求8所述的方法，其特征在于，进一步包括：跟踪正在所述至少一个数字数据线上传送的结构化数据分组的阶段，以在所述结构化数据分组正在所述至少一个数字数据线上被传送时有效地标识所述结构化数据分组的每个数据字段；以及至少部分地基于所跟踪的阶段来将所述数据错误模式插入在所述结构化数据分组的至少一个字段中。11.如权利要求10所述的方法，其特征在于，所述至少一个字段包括训练字段。12.如权利要求8所述的方法，其特征在于，插入所述数据错误模式包括插入与在物理(PHY)层子组件与串行器/解串行器(SERDES)子组件之间的通信相关联的数据错误模式。13.如权利要求8所述的方法，其特征在于，将所述数据错误模式插入在所述至少一个数据线上进一步包括以周期性的时间区间来将所述数据错误模式插入在所述至少一个数据线上。14.如权利要求8所述的方法，其特征在于，将所述数据错误模式插入在所述至少一个数字数据线上进一步包括将所述数据错误模式与在所述至少一个数字数据线上传送的原始数据穿插。15.一种用于测试错误处置的装备，所述装备包括：所述装备的可操作地耦合至数据路径的片上子组件；以及可操作地耦合至所述数据路径的片上硬件错误生成器组件，所述片上硬件错误生成器组件包括：用于接收错误模拟输入的装置；用于至少部分地基于所述错误模拟输入来确定至少一个数据错误模式的装置；以及用于将所述至少一个数据错误模式插入在所述数据路径上，以将错误状况有效地生成到所述装备的所述片上子组件中的装置。16.如权利要求15所述的装备...

【专利技术属性】
技术研发人员：S·程，R·汗，K·班加，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US