半导体装置制造方法及图纸

本说明书所公开的技术能够通过对电导率调制的水平进行调整，从而在恢复动作时抑制载流子的局部集中。半导体装置具有：第1导电型的半导体层(101)；第1导电型的第1杂质层(10、10a至10g)，其在半导体层的背面局部地扩散，且杂质浓度比半导体层的杂质浓度高；以及第2导电型的多个第2杂质层(12、13)，它们在半导体层的表面局部地扩散，第1杂质层在俯视观察时，在第2杂质层彼此之间形成于不与第2杂质层重叠的位置，在半导体层的表面处的第2杂质层彼此之间仅存在半导体层。

Semiconductor device

The technology disclosed in this specification can be adjusted by adjusting the level of conductivity so as to suppress the local concentration of carriers when recovering the action. The semiconductor device has: first conductive semiconductor layer (101); first conductive type first impurity layer (10, 10a to 10g), which diffuses locally on the back of the semiconductor layer, and the concentration of impurities is higher than the impurity concentration in the semiconductor layer; and second conductive type second impurity layers (12, 13), and they are locally expanded on the surface of the semiconductor layer. The first impurity layer is formed between the second impurity layers in a position that does not overlap with the second impurity layer, and there is only a semiconductor layer between the second impurity layers at the surface of the semiconductor layer.

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本说明书所公开的技术涉及半导体装置，特别地涉及在功率半导体装置中使用的PIN二极管。
技术介绍
现有的PIN二极管具有：作为阴极层(cathode)的n+型层；n-型层，其形成于n+型层之上；作为阳极(anode)层的p-型层，其局部地形成于n-型层的表层；以及p型层，其相互分离地形成于n-型层的表层，且是在俯视观察时分别将p-型层包围而形成的。根据上述结构，能够由p-型层和n+型层提高电导率调制(modulation)的水平(level)，实现低接通电阻(低Vf)。还公开了如下构造，即，为了对电导率调制的水平进行调整，使作为阳极层的p-型层的杂质浓度和作为阴极层的n+型层的杂质浓度在深度方向上大致恒定(例如，参照专利文献1)。专利文献1：日本专利第5309360号公报
技术实现思路
近年来，就主要在功率半导体装置中使用的PIN二极管而言，通过将半导体基板薄化，从而改善了正向电压(Vf)与恢复损耗的折衷关系(trade-off)。但是，由于半导体基板形成得非常薄，因此接通状态下的电导率调制的水平非常高，有时在恢复动作时载流子局部地集中而引起破坏。即，存在安全工作区(SOA：safeoperatingarea)劣化的问题。另外，为了对特性进行调整而设为低恢复损耗规格、即高正向电压(Vf)规格，需要通过电子束照射等进行寿命控制(lifetimecontrol)。本说明书所公开的技术用于解决如上所述的问题，涉及一种半导体装置，该半导体装置无需电子束照射等，也能够通过对电导率调制的水平进行调整，从而在恢复动作时抑制载流子的局部集中。本说明书所公开的技术的一个方式涉及的半导体装置具有：第1导电型的半导体层；第1导电型的第1杂质层，其在所述半导体层的背面局部地扩散，且杂质浓度比所述半导体层的杂质浓度高；以及第2导电型的多个第2杂质层，它们在所述半导体层的表面局部地扩散，所述第1杂质层在俯视观察时，在所述第2杂质层彼此之间形成于不与所述第2杂质层重叠的位置，在所述半导体层的表面处的所述第2杂质层彼此之间仅存在所述半导体层。本说明书所公开的技术的其他方式涉及的半导体装置具有：第1导电型的半导体层；第1导电型的第1杂质层，其在所述半导体层的背面局部地扩散，且杂质浓度比所述半导体层的杂质浓度高；以及第2导电型的多个第2杂质层，它们在所述半导体层的表面局部地扩散，所述第1杂质层在俯视观察时，在所述第2杂质层彼此之间形成于不与所述第2杂质层重叠的位置，在所述半导体层的表面处的所述第2杂质层彼此之间仅存在所述半导体层，所述第1杂质层仅在单元区域的所述半导体层的背面局部地扩散，该半导体装置还具有：第2导电型的第3杂质层，其在所述半导体层的背面扩散；以及第1导电型的第4杂质层，其在所述半导体层的背面扩散，所述第4杂质层的杂质浓度比所述第1杂质层的杂质浓度低，所述第1杂质层在所述第4杂质层之上局部地扩散，所述第3杂质层在所述第4杂质层之上局部地扩散。专利技术的效果本说明书所公开的技术的一个方式涉及的半导体装置具有：第1导电型的半导体层；第1导电型的第1杂质层，其在所述半导体层的背面局部地扩散，且杂质浓度比所述半导体层的杂质浓度高；以及第2导电型的多个第2杂质层，它们在所述半导体层的表面局部地扩散，所述第1杂质层在俯视观察时，在所述第2杂质层彼此之间形成于不与所述第2杂质层重叠的位置，在所述半导体层的表面处的所述第2杂质层彼此之间仅存在所述半导体层。根据这样的结构，半导体层的表面处的第2杂质层与半导体层的背面处的第1杂质层配置于俯视观察时不重叠的位置。因此，例如能够对第1杂质层与第2杂质层之间的距离进行调整，抑制电导率调制的水平的上升。因此，无需电子束照射等，也能够在恢复动作时抑制载流子的局部集中。本说明书所公开的技术的其他方式涉及的半导体装置具有：第1导电型的半导体层；第1导电型的第1杂质层，其在所述半导体层的背面局部地扩散，且杂质浓度比所述半导体层的杂质浓度高；以及第2导电型的多个第2杂质层，它们在所述半导体层的表面局部地扩散，所述第1杂质层在俯视观察时，在所述第2杂质层彼此之间形成于不与所述第2杂质层重叠的位置，在所述半导体层的表面处的所述第2杂质层彼此之间仅存在所述半导体层，所述第1杂质层仅在单元区域的所述半导体层的背面局部地扩散，该半导体装置还具有：第2导电型的第3杂质层，其在所述半导体层的背面扩散；以及第1导电型的第4杂质层，其在所述半导体层的背面扩散，所述第4杂质层的杂质浓度比所述第1杂质层的杂质浓度低，所述第1杂质层在所述第4杂质层之上局部地扩散，所述第3杂质层在所述第4杂质层之上局部地扩散。根据这样的结构，半导体层的表面处的第2杂质层与半导体层的背面处的第1杂质层配置于俯视观察时不重叠的位置。因此，例如能够对第1杂质层与第2杂质层之间的距离进行调整，抑制电导率调制的水平的上升。因此，无需电子束照射等，也能够在恢复动作时抑制载流子的局部集中。另外，通过具有第4杂质层，从而半导体装置的耐压稳定。因此，能够使泄漏电流变小。本说明书公开的技术所涉及的目的、特征、技术方案、以及优点通过下面所示的详细说明和附图会变得更加清楚。附图说明图1是概略地例示用于实现实施方式涉及的半导体装置的结构的剖视图。图2是概略地例示用于实现实施方式涉及的半导体装置的结构的剖视图。图3是概略地例示用于实现实施方式涉及的半导体装置的结构的剖视图。图4是概略地例示用于实现实施方式涉及的半导体装置的结构的剖视图。图5是概略地例示用于实现实施方式涉及的半导体装置的结构的剖视图。图6是概略地例示用于实现实施方式涉及的半导体装置的结构的剖视图。图7是例示恢复动作时的波形的图。图8是概略地例示用于实现实施方式涉及的半导体装置的结构的剖视图。图9是概略地例示用于实现实施方式涉及的半导体装置的结构的剖视图。图10是例示半导体装置的结构的剖视图。图11是例示半导体装置的结构的剖视图。图12是例示图10及图11所例示的PIN二极管的深度方向上的杂质浓度分布的图。具体实施方式下面，一边参照附图一边对实施方式进行说明。此外，附图是概略地进行表示的，不同的附图中分别示出的图像的大小与位置的相互关系未必是准确地记载的，能够适当进行变更。另外，在下面所示的说明中，对同样的结构要素标注相同的标号而进行图示，它们的名称和功能也相同。因此，有时省略对它们的详细的说明。另外，在下面所示的说明中，有时使用“上”、“下”、“侧”、“底”、“表”或“背”等代表特定的位置和方向的用语，但这些用语是为了使实施方式的内容易于理解，出于方便而使用的，与实际实施时的方向无关。另外，下面将第1导电型设为n型，将第2导电型设为p型而进行说明。<第1实施方式>下面，对本实施方式涉及的半导体装置进行说明。图10及图11是例示半导体装置的结构的剖视图。下面，对作为半导体装置的一个例子的PIN二极管进行说明。如图10及图11所例示，PIN二极管具有：作为阴极层(cathode)的n+型层100；n-型层101，其形成于n+型层100之上；作为阳极(anode)层的p-型层102，其局部地形成于n-型层101的表层；以及p型层103，其相互分离地形成于n-型层101的表层，本文档来自技高网...

【技术保护点】
一种半导体装置，其具有：第1导电型的半导体层(101)；第1导电型的第1杂质层(10、10a至10g)，其在所述半导体层(101)的背面局部地扩散，且杂质浓度比所述半导体层(101)的杂质浓度高；以及第2导电型的多个第2杂质层(12、13)，它们在所述半导体层(101)的表面局部地扩散，所述第1杂质层(10、10a至10g)在俯视观察时，在所述第2杂质层(12、13)彼此之间形成于不与所述第2杂质层(12、13)重叠的位置，在所述半导体层(101)的表面处的所述第2杂质层(12、13)彼此之间仅存在所述半导体层(101)。

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，其具有：第1导电型的半导体层(101)；第1导电型的第1杂质层(10、10a至10g)，其在所述半导体层(101)的背面局部地扩散，且杂质浓度比所述半导体层(101)的杂质浓度高；以及第2导电型的多个第2杂质层(12、13)，它们在所述半导体层(101)的表面局部地扩散，所述第1杂质层(10、10a至10g)在俯视观察时，在所述第2杂质层(12、13)彼此之间形成于不与所述第2杂质层(12、13)重叠的位置，在所述半导体层(101)的表面处的所述第2杂质层(12、13)彼此之间仅存在所述半导体层(101)。2.根据权利要求1所述的半导体装置，其中，所述第2杂质层包含：单元杂质层(12)，其在单元区域局部地扩散；以及多个终端杂质层(13)，它们在所述半导体层(101)的表面以相互分离的方式扩散，且在终端区域处以俯视观察时分别将所述单元杂质层(12)包围的方式形成，该终端区域在俯视观察时将所述单元区域包围。3.根据权利要求2所述的半导体装置，其中，所述第1杂质层(10a至10g)仅在所述单元区域的所述半导体层(101)的背面局部地扩散。4.根据权利要求2或3所述的半导体装置，其中，还具有：第2导电型的第3杂质层(17、17d至17g)，其在所述终端区域的所述半导体层(101)的背面局部地扩散。5.根据权利要求4所述的半导体装置，其中，所述第3杂质层(17d至17g)在所述单元区域的所述半导体层(101)的背面也局部地扩散。6.根据权利要求4所述的半导体装置，其中，所述第3杂质层(17、17e至17g)在俯视观察时，在所述第2杂质层(12、13)彼此之间形成于不与所述第2杂质层(12、13)重叠的位置。7.根据权利要求5所述的半导体装置，其中，还具有：第1导电型的第4杂质层(18)，其在所述半导体层(101)的背面扩散，所述第4杂质层(18)的杂质浓度比所述第1杂质层(10d)的杂质浓度低，所述第1杂质层(10d)在所述第4杂质层(18)之上局部地扩散，所述第3杂质层(17d)在所述第4杂质层(18)之上局部地扩散...

【专利技术属性】
技术研发人员：藤井秀纪，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP