一种开关电容采样保持和放大电路制造技术

本发明专利技术提供一种开关电容采样保持和放大电路，包括第一采样开关网络、第二采样开关网络、第一斩波开关、第一级运算放大器、第二斩波开关、失配储存和消除模块、端脚一、端脚二和端脚三。实现了对现有采样保持和放大电路的改进，消除了输入失配电压、开关电荷注入产生的失配电压和低频闪烁噪声，提高了精度，同时又降低了成本。

A switching capacitor sampling and holding and amplifying circuit

The invention provides a switched capacitor sampling and holding and amplifying circuit, including the first sampling switch network, the second sampling switch network, the first chopper switch, the first stage operational amplifier, the second chopper switch, the mismatch storage and elimination module, the end foot one, the end foot two, and the end foot three. The improvement of the existing sampling and holding and amplifying circuits has been realized. The input mismatch voltage, the mismatch voltage produced by the switch charge injection and the low frequency scintillation noise are eliminated, and the precision is improved and the cost is reduced.

【技术实现步骤摘要】
一种开关电容采样保持和放大电路
本专利技术涉及一种采样保持和放大电路，具体地说涉及一种开关电容采样保持和放大电路。
技术介绍
采样保持和放大电路广泛运用在高速的模数转换器和开关电容滤波器中，但传统设计方法通常能实现的精度在10位左右，其中数字校正的方法通常被用来降低失配和实现精确的放大倍数。因为电容匹配能达到的信号分辨率在10位左右，所以以往的开关电容采样保持和放大电路基本无法运用到12位到14位的模数转换器，所采用的数字校正方法需要占用较大的芯片面积，同时增加了成本。而且以往的开关电容采样保持和放大电路经过数字的失配校正后，并不能减少温度漂移问题，也不能有效地消除闪烁噪声。
技术实现思路
本专利技术提供一种开关电容采样保持和放大电路，包括：第一采样开关网络、第二采样开关网络、第一斩波开关、第一级运算放大器、第二斩波开关、失配储存和消除模块、端脚一、端脚二和端脚三；第一采样开关网络连接输入端，第一采样开关网络与第二采样开关网络间设有第一级采样保持电容，第二采样开关网络输出至第一斩波开关，第一斩波开关输出至第一级运算放大器，第一级运算放大器输出至第二斩波开关，第二斩波开关输出至失配储存和消除模块。端脚一、端脚二和端脚三是用于连接控制采样的时钟信号。第一采样开关网络分别与端脚一、端脚二和端脚三连接；第二采样开关网络分别与端脚一、端脚二和端脚三连接；第一斩波开关分别与端脚二、端脚三连接；第二斩波开关分别与端脚二、端脚三连接；端脚一、端脚二、端脚三用于选取第一采样开关网络、第二采样开关网络的开关路径。失配储存和消除模块包括第一平均开关网络、第二级采样保持电容、第二平均开关网络、第二级运算放大器；第二斩波开关输出至第一平均开关网络，第一平均开关网络与第二平均开关网络间设有第二级采样保持电容，第二平均开关网络输入至第二级运算放大器，第二级运算放大器输出放大后电压信号；第一平均开关网络分别与端脚二、端脚三连接；第二平均开关网络分别与端脚二、端脚三连接；端脚二、端脚三分别用于选取第一平均开关网络、第二平均开关网络的开关路径。输入电压信号以差分输入方式连接输入端。本专利技术技术方案实现的有益效果：本专利技术实现了对现有采样保持和放大电路的改进：采用斩波开关可以消除第一级运算放大器的输入失配电压；失配储存和消除模块消除了开关电荷注入产生的失配电压和低频闪烁噪声；通过引进端脚三把第一级采样保持电容的失配体现在两次独立的输出电压上，然后利用第二级采样保持电容消掉第一级采样保持电容的失配，同时降低了温度漂移；不再使用寄存器组进行复杂的数字处理，节省了芯片面积，降低了成本。附图说明图1是现有的采样和保持放大电路的示意图；图2是本专利技术一种开关电容采样保持和放大电路的示意图；图3是本专利技术一种开关电容采样保持和放大电路前端部分采样阶段的原理图；图4是本专利技术一种开关电容采样保持和放大电路前端部分的保持与放大第一阶段的原理图；图5是本专利技术一种开关电容采样保持和放大电路前端部分的保持与放大第二阶段的原理图；图6是本专利技术一种开关电容采样保持和放大电路的保持与放大第一阶段的原理图；图7是本专利技术一种开关电容采样保持和放大电路的保持与放大第二阶段的原理图。具体实施方式下面结合附图和具体实施例，进一步阐述本专利技术。本专利技术实施例仅用以说明本专利技术的技术方案而非限制本专利技术的保护范围。如图1所示，现有的采样与保持放大电路在信号处理中，输出电压放大倍数(Cf+Ci)/Cf的精度由Ci和Cf的工艺匹配程度决定，通常能做到10位左右，而不能实现12位以上的要求。第二个缺点是由运放自身产生的输入失配、开关产生的电荷注入产生的失配以及MOS管器件本身的低频闪烁噪声都大大影响了信号处理的精度。如图2所示，本本专利技术提供一种开关电容采样保持和放大电路，包括：第一采样开关网络02连接输入端01，第一采样开关网络02与第二采样开关网络04间设有第一级采样保持电容03，第二采样开关网络04输出至第一斩波开关05，第一斩波开关05输出至第一级运算放大器06，第一级运算放大器06输出至第二斩波开关07，第二斩波开关输出至失配储存和消除模块08。端脚一21、端脚二22和端脚三23是用于连接控制采样的时钟信号。第一采样开关网络02分别与端脚一21、端脚二22和端脚三23连接；第二采样开关网络04分别与端脚一21、端脚二22和端脚三23连接；第一斩波开关05分别与端脚二22、端脚三23连接；第二斩波开关07分别与端脚二22、端脚三23连接；端脚一21、端脚二22、端脚三23用于选取第一采样开关网络02、第二采样开关网络04的开关路径。失配储存和消除电路08包括第一平均开关网络11、第二级采样保持电容12、第二平均开关网络13、第二级运算放大器14；第二斩波开关07输出至第一平均开关网络11，第一平均开关网络11与第二平均开关网络间13设有第二级采样保持电容12，第二平均开关网络13输入至第二级运算放大器14，第二级运算放大器14输出放大后电压信号；第一平均开关网络11分别与端脚二22、端脚三23连接；第二平均开关网络13分别与端脚二22、端脚三23连接。端脚二22、端脚三23分别用于选取第一平均开关网络11、第二平均开关网络13的开关路径。输入电压信号以差分输入方式连接输入端01。本专利技术电路的改进点：第一，采用斩波开关可以消除第一级运算放大器06的输入失配电压，开关电荷注入产生的失配电压和低频闪烁噪声。第二点是失配储存和消除模块08消除第二级运算放大器14的输入失配电压和低频闪烁噪声。第三点是通过引进端脚三23实现在第一级运算放大器06实现两次保持和放大，让第一级采样保持电容03可以更换位置，从而可以把第一级采样保持电容03的失配体现在两次独立的输出的电压上，然后利用第二级采样保持电容12在一阶上取消掉第一级采样保持电容03的失配，从而消除生产工艺的缺陷，提高放大倍数的精度5到10倍左右。第四点是在任何工作温度和每次的信号转换和处理都实时进行失配校正，从而降低了温度漂移的问题。第五点是不再使用寄存器组进行复杂的数字处理，节省了芯片面积，降低了成本。以下对本专利技术的原理作进一步说明，为便于理解用了单端的不含斩波开关的电路图，实际电路仍是差分的电路图：(1)采样阶段：如图3所示，端脚一21接收时钟信号，第一采样开关网络02与第二采样开关网络04的相应开关闭合,输入电压信号保持在第一级采样保持电容03的Cf和Ci上；(2)保持与放大第一阶段：如图4、图6所示，端脚二22接收时钟信号，第一采样开关网络02与第二采样开关网络04的相应开关闭合,第一级运算放大器06输出电压Vout1，Vout1＝(Cf+Ci)*(Vin/Cf)-(Ci/Cf)*Vref；如果Ci电容为C，Cf电容含失配部分ΔC，Cf＝C+ΔC,失配误差ε＝ΔC/C,进一步简化，Vref＝0,Vout1＝2*Vin*(1-ε)；Vout1信号存在第二级采样保持电容12上(Cfap,Cian,Ciap,Cfan),经过信号处理的计算后，若第二级采样保持电容12满足关系式Cfap＝2*Cian＝Cfan＝2*Ciap,如果Cian电容为C1，Cfap电容含失配部分2*ΔC1，Cfap＝2*(C1+ΔC1),失配误差ε1＝ΔC1/C1。(3)保持与放本文档来自技高网...

【技术保护点】
一种开关电容采样保持和放大电路，其特征在于，包括：第一采样开关网络、第二采样开关网络、第一斩波开关、第一级运算放大器、第二斩波开关、失配储存和消除模块、端脚一、端脚二和端脚三；所述第一采样开关网络连接输入端，第一采样开关网络与所述第二采样开关网络间设有第一级采样保持电容，所述第二采样开关网络输出至所述第一斩波开关，所述第一斩波开关输出至所述第一级运算放大器，所述第一级运算放大器输出至所述第二斩波开关，所述第二斩波开关输出至失配储存和消除模块；所述端脚一、所述端脚二和所述端脚三是用于连接控制采样的时钟信号。

【技术特征摘要】
1.一种开关电容采样保持和放大电路，其特征在于，包括：第一采样开关网络、第二采样开关网络、第一斩波开关、第一级运算放大器、第二斩波开关、失配储存和消除模块、端脚一、端脚二和端脚三；所述第一采样开关网络连接输入端，第一采样开关网络与所述第二采样开关网络间设有第一级采样保持电容，所述第二采样开关网络输出至所述第一斩波开关，所述第一斩波开关输出至所述第一级运算放大器，所述第一级运算放大器输出至所述第二斩波开关，所述第二斩波开关输出至失配储存和消除模块；所述端脚一、所述端脚二和所述端脚三是用于连接控制采样的时钟信号。2.根据权利要求1所述的采样保持电路，其特征在于所述第一采样开关网络分别与所述端脚一、所述端脚二和所述端脚三连接；所述第二采样开关网络分别与所述端脚一、所述端脚二和所述端脚三连接；所述第一斩波开关分别与所述端脚二、所述端脚三连接；所述第二斩波开关分...

【专利技术属性】
技术研发人员：刘慧博，许明伟，
申请(专利权)人：浙江芯迈电子科技有限公司，
类型：发明
国别省市：浙江,33