一种基于自定义探针的绑定前TSV测试方法技术

本发明专利技术涉及一种基于自定义探针的绑定前TSV测试方法，是为了解决现有技术的3‑D芯片测试技术缺少绑定前测试的缺点而提出的，包括：将第一探针与芯片的测试输入引脚接触，将第二探针与芯片的测试输出引脚接触；并向测试输入引脚始终输入高电平；按照预设的顺序向芯片的指定输入端输入预定的电平信号，并根据芯片的测试输出引脚的输出情况判断芯片是否出现漏电故障；再将被测TSV对应的每个引脚分别与自定义探针组中的每个探针接触，并根据前述的方法输入另一种电平信号组合，根据芯片的测试输出引脚的输出情况判断芯片是否出现阻性故障，最后将探针组由接触状态转换为悬空状态。本发明专利技术适用于3‑D集成电路的故障检测。

【技术实现步骤摘要】
一种基于自定义探针的绑定前TSV测试方法
本专利技术涉及3-D集成电路设计与测试
，具体涉及一种基于自定义探针的绑定前TSV测试方法。
技术介绍
随着半导体工艺步入纳米时代，芯片内部连线所造成的时延及功耗渐渐取代了门时延及功耗成为影响集成电路性能的主要因素。为了减小内部互连线长度，降低线上功耗，3-D芯片作为一种可行的方法被提出。其中，基于穿透硅通孔(Through-SiliconVia,TSV)的3-D芯片得到了半导体工业界的广泛关注。不同于传统的导线连接，TSV通过垂直贯穿芯片衬底连接各层芯片逻辑电路，其更小的芯片占用面积，更高的连接密度，更低的传输延时及传输功耗都为次世代高性能芯片的设计提供了可能。现阶段，3-D芯片的制造工艺已日趋成熟，但针对3-D芯片的测试技术尚不完善。其中，如何测试TSV工艺过程中可能产生的新型故障是3-D芯片测试面临的主要挑战之一。这样的新型故障包括：空洞，漏电和杂质。由于这些故障大多形成在3-D芯片绑定前，因此我们可以通过绑定前测试(pre-bondtest)及时发现这些故障的存在，从而确保被绑芯片是无故障芯片(knowngooddie,KGD)，进而提高3-D芯片绑定后的良品率。现有研究报告指出，对缺少KGD检测的3-D芯片直接进行绑定会严重影响最终的良品率，大大提高生产成本。
技术实现思路
本专利技术的目的是为了解决现有技术的3-D芯片测试技术缺少绑定前测试的缺点，而提出一种基于自定义探针的绑定前TSV测试方法，其中TSV表示穿透硅通孔，每个被测TSV前端都与一个改进型边界扫描单元连接，所述方法包括：步骤一、将第一探针与芯片的测试输入引脚接触，将第二探针与芯片的测试输出引脚接触；并向测试输入引脚始终输入高电平；步骤二、在t1时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入低电平，对其锁存信号输入端输入高电平；步骤三、在t2时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入高电平，对其锁存信号输入端输入低电平；步骤四、在t3时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入低电平，对其锁存信号输入端输入低电平；步骤五、根据步骤二至四中芯片的测试输出引脚的输出情况判断芯片是否出现漏电故障；步骤六、在t4时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入低电平，对其锁存信号输入端输入高电平；步骤七、将被测TSV对应的每个引脚分别与自定义探针组中的每个探针接触，所述自定义探针组包括多个独立接地的探针，其探针数量与被测TSV的数量相同；步骤八、在t5时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入高电平，对其锁存信号输入端输入低电平；步骤九、在t6时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入低电平，对其锁存信号输入端输入低电平；步骤十、根据步骤六至十中芯片的测试输出引脚的输出情况判断芯片是否出现故障。步骤十一、将探针组由接触状态转换为悬空状态。本专利技术的有益效果为：(1)整个测试过程执行在稳态，因此受工艺偏差和寄生电容的影响较小，测试鲁棒性高(2)整个测试过程中自定义探针与TSV只需进行一次接触，最小化TSV测试损伤。(3)可有效测量TSV漏电故障和阻性故障，其测试精度如表2所示。在进行TSV阻性故障测试时，测试信号可贯通被测TSV，使得发生在TSV任何位置的阻性故障均能被有效探测。(4)采用数字化的可测性设计(Design-for-Test,DfT)结构，可兼容基于IEEE1149.1的3-D芯片测试封装，易于片上集成。(5)合理分配测试资源于芯片和探针之上，使双方均易于生产制造，从而最小化测试开销。为了预估该可测性设计的芯片资源开销，我们将所设计结构建立VerilogRTL模型，并将其映射到Nangate45nm元件标准库中进行芯片占用面积预估：对于一个被测TSV而言，其需要两个占片面积4.788μm2的D触发器，两个占片面积为1.862μm2的2选1多路选择器来构成边界扫描模块。由于I/O模块内的两个驱动器原本属于TSV功能电路的一部分，我们仅将其复用于我们的测试电路，因此该部分不计算在芯片资源开销之内。则其实际面积开销为：4.788μm2×2+1.862μm2×2＝13.3μm2/每TSV为了预估整个测试过程所需的测试时间。我们假设一个芯片上存在1000个待测TSV且我们将这1000个待测TSV分成10个测试组，即每组100个待测TSV。对于一个测试组的全测试流程而言，需要：(1)少于15个时钟周期的JTAG测试指令输入(具体时常取决与指令寄存器的长度)。(2)101个时钟周期进行预装载指令。(3)10个时钟周期进行漏电/阻性故障测试指令。(4)100个时钟周期进行采样指令。我们假设测试时钟被设置为200MHz，则对于这样一组含有100个TSV的测试组而言，总共需用时：2×(0.005μs×(15+101+10+100))＝2.26μs因为一共存在十个测试组，因此通过旁路指令对每组分别测试，总共需要的测试耗时为：10×2.26μs＝22.6μs对于芯片测试而言，该测试耗时十分微小。附图说明图1为基于自定义探针的绑定前TSV测试电路结构；图2为改进型边界扫描单元电路结构；图3为兼容于IEEE1149.1的可测性设计；图4为基于自定义探针的绑定前TSV测试流程图；图5为对一组10TSV的测试组进行漏电故障测试仿真结果图。具体实施方式具体实施方式一：本实施方式的基于自定义探针的绑定前TSV测试方法，其中TSV表示穿透硅通孔，每个被测TSV前端都与一个改进型边界扫描单元连接，所述方法包括：步骤一、将第一探针与芯片的测试输入引脚接触，将第二探针与芯片的测试输出引脚接触；并向测试输入引脚始终输入高电平。步骤二、在t1时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入低电平，对其锁存信号输入端输入高电平。步骤三、在t2时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入高电平，对其锁存信号输入端输入低电平。步骤四、在t3时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入低电平，对其锁存信号输入端输入低电平。步骤五、根据步骤二至四中芯片的测试输出引脚的输出情况判断芯片是否出现漏电故障。步骤六、在t4时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入低电平，对其锁存信号输入端输入高电平。步骤七、将被测TSV对应的每个引脚分别与自定义探针组中的每个探针接触，所述自定义探针组包括多个独立接地的探针，其探针数量与被测TSV的数量相同。步骤八、在t5时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入高电平，对其锁存信号输入端输入低电平。步骤九、在t6时刻，对于每本文档来自技高网...

【技术保护点】
一种基于自定义探针的绑定前TSV测试方法，其中TSV表示穿透硅通孔，每个被测TSV前端都与一个改进型边界扫描单元连接，其特征在于，所述方法包括：步骤一、将第一探针与芯片的测试输入引脚接触，将第二探针与芯片的测试输出引脚接触；并向测试输入引脚始终输入高电平；步骤二、在t1时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入低电平，对其锁存信号输入端输入高电平；步骤三、在t2时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入高电平，对其锁存信号输入端输入低电平；步骤四、在t3时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入低电平，对其锁存信号输入端输入低电平；步骤五、根据步骤二至四中芯片的测试输出引脚的输出情况判断芯片是否出现漏电故障；步骤六、在t4时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入低电平，对其锁存信号输入端输入高电平；步骤七、将被测TSV对应的每个引脚分别与自定义探针组中的每个探针接触，所述自定义探针组包括多个独立接地的探针，其探针数量与被测TSV的数量相同；步骤八、在t5时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入高电平，对其锁存信号输入端输入低电平；步骤九、在t6时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入低电平，对其锁存信号输入端输入低电平；步骤十、根据步骤六至十中芯片的测试输出引脚的输出情况判断芯片是否出现故障；步骤十一、将探针组由接触状态转换为悬空状态。...

【技术特征摘要】
1.一种基于自定义探针的绑定前TSV测试方法，其中TSV表示穿透硅通孔，每个被测TSV前端都与一个改进型边界扫描单元连接，其特征在于，所述方法包括：步骤一、将第一探针与芯片的测试输入引脚接触，将第二探针与芯片的测试输出引脚接触；并向测试输入引脚始终输入高电平；步骤二、在t1时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入低电平，对其锁存信号输入端输入高电平；步骤三、在t2时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入高电平，对其锁存信号输入端输入低电平；步骤四、在t3时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入低电平，对其锁存信号输入端输入低电平；步骤五、根据步骤二至四中芯片的测试输出引脚的输出情况判断芯片是否出现漏电故障；步骤六、在t4时刻，对于每一个改进型边界扫描单元，同时对其模式信号输入端输入低电平，对其移位/捕获信号输入端输入低电平，对其锁存信号输入端输入高电平；步骤七、将被测TSV对应的每个引脚分别与自定义探针组中的每个探针接触，所述自定义探针组包括多个独立接地的探针，其探针数量与被测TSV的数量相同；步骤八、在t5时刻，...

【专利技术属性】
技术研发人员：俞洋，方旭，彭喜元，徐康康，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：黑龙江,23