FPGA和工业相机制造技术

本实用新型专利技术公开了一种FPGA和工业相机，属于机器视觉技术领域。所述FPGA包括：图像信号处理ISP子系统、媒体接入控制器MAC子系统和以太网物理层PHY模块；所述ISP子系统的输入端用于与图像采集传感器的输出端相连，所述ISP子系统的输出端与MAC子系统的输入端相连，所述MAC子系统的输出端与以太网PHY模块的输入端相连，所述以太网PHY模块的输出端用于与所述FPGA外部的以太网PHY芯片相连。在FPGA中设置以太网PHY模块，通过以太网PHY模块将并行的第三多媒体数据转换为串行的第四多媒体数据，向以太网PHY芯片传输第四多媒体数据，从而使得FPGA能够支持高传输带宽的数据传输。

FPGA and industrial cameras

The utility model discloses a FPGA and an industrial camera, belonging to the machine vision technology field. The FPGA includes: the image signal processing ISP subsystem, the media access controller MAC subsystem and the Ethernet physical layer PHY module; the input end of the ISP subsystem is connected to the output end of the image acquisition sensor, the output end of the ISP subsystem is connected with the input end of the MAC subsystem, and the output end of the MAC subsystem and the ISP subsystem are the output end of the MAC subsystem and the output end of the MAC subsystem. The input end of the Ethernet PHY module is connected, and the output end of the Ethernet PHY module is used to connect with the Ethernet PHY chip outside the FPGA. The Ethernet PHY module is set in FPGA, and the parallel third multimedia data is converted into serial fourth multimedia data through the Ethernet PHY module, and fourth multimedia data are transmitted to the Ethernet PHY chip, thus enabling FPGA to support the data transmission of high transmission bandwidth.

【技术实现步骤摘要】
FPGA和工业相机
本技术涉及机器视觉
，特别涉及一种FPGA和工业相机。
技术介绍
为了提高安全性，很多场所都安装工业相机，通过工业相机录制多媒体数据，并将录制的多媒体数据存储在主机中，从而方便用户后续浏览。其中，工业相机包括图像采集传感器、FPGA(Field－ProgrammableGateArray，可编程逻辑器件)和以太网PHY(PhysicalLayer，物理层)芯片。图像采集传感器的输出端与FPGA的输入端相连，FPGA的输出端与以太网PHY芯片的输入端相连，以太网PHY芯片的输出端用于与主机相连。FPGA用于对图像采集传感器采集的多媒体数据进行预处理，并向以太网PHY芯片输出处理后的多媒体数据。现有技术中的FPGA包括ISP(ImageSignalProcessing，图像信号处理)、MAC(MediaAccessControl，媒体接入控制器)和RGMII(ReducedGigabitMediaIndependentInterface，简化的吉比特媒体独立接口)接口；ISP的输入端用于与图像采集传感器的输出端相连，ISP的输出端与MAC的输入端相连，MAC的输出端与RGMII接口的输入端相连，RGMII接口的输出端用于与以太网PHY芯片的输入端相连。ISP，用于接收图像采集设备采集的第一多媒体数据，向MAC输出基于第一多媒体数据进行预处理得到的第二多媒体数据。MAC，用于接收第二多媒体数据，通过RGMII接口向以太网PHY芯片输出对第二多媒体数据进行MAC封装得到的第三多媒体数据。在实现本技术的过程中，设计人发现现有技术至少存在以下问题：人们对图像采集传感器的分辨率以及帧率要求越来越高，当图像采集传感器的分辨率以及帧率提高时，图像采集传感器会采集多路第一多媒体数据，此时ISP就需要将多路第一多媒体数据拼接为一路多位宽的并行数据并输出至以太网PHY芯片，然而有些以太网PHY芯片不支持并行数据的接收，从而导致FPGA无法支持高传输带宽的数据传输。
技术实现思路
为了解决现有技术的问题，本技术提供了一种FPGA和工业相机。技术方案如下：第一方面，本技术提供了一种可编程逻辑器件FPGA，所述FPGA包括：图像信号处理ISP子系统、媒体接入控制器MAC子系统和以太网物理层PHY模块；所述ISP子系统的输入端用于与图像采集传感器的输出端相连，所述ISP子系统的输出端与MAC子系统的输入端相连，所述MAC子系统的输出端与所述以太网PHY模块的输入端相连，所述以太网PHY模块的输出端用于与所述FPGA外部的以太网PHY芯片相连；所述ISP子系统，用于接收所述图像采集传感器传输的多路第一多媒体数据，向所述MAC子系统输出基于所述多路第一多媒体数据得到的第二多媒体数据，所述第二多媒体数据为多比特位宽的并行数据；所述MAC子系统，用于接收所述第二多媒体数据，向所述以太网PHY模块输出对所述第二多媒体数据进行封装得到的第三多媒体数据；所述以太网PHY模块，用于接收所述第三多媒体数据，向所述以太网PHY芯片输出对所述第三多媒体数据进行并串转换得到的第四多媒体数据。在一个可能的实现方式中，所述PHY模块包括：以太网物理子层PCS和物理介质接入子层PMA；所述PCS的输入端与所述MAC子系统的输出端相连，所述PCS的输出端与所述PMA的输入端相连，所述PMA的输出端用于通过所述PMA内部的网络协议接口与所述以太网PHY芯片相连；所述PCS，用于接收所述第三多媒体数据，向所述PMA输出对所述第三多媒体数据进行编码处理得到的第五多媒体数据；所述PMA，用于接收所述第五多媒体数据，通过所述网络协议接口向所述以太网PHY芯片输出对所述第五多媒体数据进行并串转换得到的第四多媒体数据。在一个可能的实现方式中，所述FPGA还包括：图像数据传输协议GVSP子系统和控制指令传输协议GVCP子系统；所述GVSP子系统的输入端与所述ISP子系统的输出端相连，所述GVSP子系统的输出端与所述MAC子系统的一个输入端相连；所述GVCP子系统的输出端与所述MAC子系统的另一个输入端相连；所述GVSP子系统，用于接收所述第二多媒体数据，向所述MAC子系统输出对所述第二多媒体数据进行封装得到的第六多媒体数据；所述GVCP子系统，用于向所述MAC子系统输出控制指令传输协议传输；所述MAC子系统，还用于接收所述第六多媒体数据和所述控制指令传输协议，向所述以太网PHY模块输出基于所述控制指令传输协议对所述第六多媒体数据进行封装得到的所述第三多媒体数据。在一个可能的实现方式中，所述MAC子系统包括MAC仲裁器、MAC数据控制器和MAC；所述MAC仲裁器的输入端分别与所述GVSP子系统的输出端和所述GVCP子系统的输出端相连，所述MAC仲裁器的输出端与所述MAC数据控制器的输入端相连，所述MAC数据控制器的输出端与所述MAC的输入端相连，所述MAC的输出端与所述以太网PHY模块的输入端相连；所述MAC仲裁器，用于接收所述第六多媒体数据和所述控制指令传输协议，根据所述第六多媒体数据和所述控制指令传输协议的优先级，向所述MAC数据控制器输出所述第六多媒体数据和所述控制指令传输协议；所述MAC数据控制器，用于接收所述第六多媒体数据和所述控制指令传输协议，向所述MAC输出基于所述控制指令传输协议对所述第六多媒体数据进行第一时钟域转换处理得到的第七多媒体数据；所述MAC，用于接收所述第七多媒体数据，向所述以太网PHY模块输出对所述第七多媒体数据进行封装得到的所述第三多媒体数据。在一个可能的实现方式中，所述MAC支持10Gbps的传输带宽。在一个可能的实现方式中，所述控制指令传输协议为GigEVision协议。在一个可能的实现方式中，所述网络协议接口为USXGMII接口、XFI接口、XAUI接口或者RXAUI接口。在一个可能的实现方式中，所述PHY模块与所述MAC子系统之间通过XGMII接口相连。在一个可能的实现方式中，所述ISP子系统包括传感器控制器和ISP，所述ISP包括多个处理通道；所述传感器控制器的输出端与所述图像采集传感器的输入端相连，每个处理通道的输入端与所述图像采集传感器的输出端相连，所述每个处理通道的输出端与所述MAC子系统的输入端相连；所述传感器控制器，用于控制所述图像采集传感器向所述多个处理通道输出所述多路第一多媒体数据；所述多个处理通道，用于接收第一多媒体数据，向所述MAC子系统输出对所述多路第一多媒体数据进行预处理得到的所述第二多媒体数据。第二方面，本技术提供了一种工业相机，所述工业相机包括：图像采集传感器、以太网物理层PHY芯片和如第一方面任一个可能实现方式的FPGA；所述图像采集传感器的输出端与所述FPGA的输入端相连，所述FPGA的输出端与所述以太网PHY芯片的输入端相连，所述以太网PHY芯片的输出端用于与连接所述工业相机的主机相连；所述图像采集传感器，用于向所述FPGA输出采集的多路第一多媒体数据；所述FPGA，用于接收所述多路第一多媒体数据，向所述以太网PHY芯片输出基于所述多路第一多媒体数据得到的第四多媒体数据；所述以太网PHY芯片，用于接收所述第四多媒体数据，向所述主机输出所述第四多媒体数据。本文档来自技高网...

【技术保护点】
一种可编程逻辑器件FPGA，其特征在于，所述FPGA包括：图像信号处理ISP子系统、媒体接入控制器MAC子系统和以太网物理层PHY模块；所述ISP子系统的输入端用于与图像采集传感器的输出端相连，所述ISP子系统的输出端与MAC子系统的输入端相连，所述MAC子系统的输出端与所述以太网PHY模块的输入端相连，所述以太网PHY模块的输出端用于与所述FPGA外部的以太网PHY芯片相连；所述ISP子系统，用于接收所述图像采集传感器传输的多路第一多媒体数据，向所述MAC子系统输出基于所述多路第一多媒体数据得到的第二多媒体数据；所述MAC子系统，用于接收所述第二多媒体数据，向所述以太网PHY模块输出对所述第二多媒体数据进行封装得到的第三多媒体数据；所述以太网PHY模块，用于接收所述第三多媒体数据，向所述以太网PHY芯片输出对所述第三多媒体数据进行并串转换得到的第四多媒体数据。

【技术特征摘要】
1.一种可编程逻辑器件FPGA，其特征在于，所述FPGA包括：图像信号处理ISP子系统、媒体接入控制器MAC子系统和以太网物理层PHY模块；所述ISP子系统的输入端用于与图像采集传感器的输出端相连，所述ISP子系统的输出端与MAC子系统的输入端相连，所述MAC子系统的输出端与所述以太网PHY模块的输入端相连，所述以太网PHY模块的输出端用于与所述FPGA外部的以太网PHY芯片相连；所述ISP子系统，用于接收所述图像采集传感器传输的多路第一多媒体数据，向所述MAC子系统输出基于所述多路第一多媒体数据得到的第二多媒体数据；所述MAC子系统，用于接收所述第二多媒体数据，向所述以太网PHY模块输出对所述第二多媒体数据进行封装得到的第三多媒体数据；所述以太网PHY模块，用于接收所述第三多媒体数据，向所述以太网PHY芯片输出对所述第三多媒体数据进行并串转换得到的第四多媒体数据。2.根据权利要求1所述的FPGA，其特征在于，所述以太网PHY模块包括：以太网物理子层PCS和物理介质接入子层PMA；所述PCS的输入端与所述MAC子系统的输出端相连，所述PCS的输出端与所述PMA的输入端相连，所述PMA的输出端用于通过所述PMA内部的网络协议接口与所述以太网PHY芯片相连；所述PCS，用于接收所述第三多媒体数据，向所述PMA输出对所述第三多媒体数据进行编码处理得到的第五多媒体数据；所述PMA，用于接收所述第五多媒体数据，通过所述网络协议接口向所述以太网PHY芯片输出对所述第五多媒体数据进行并串转换得到的第四多媒体数据。3.根据权利要求1所述的FPGA，其特征在于，所述FPGA还包括：图像数据传输协议GVSP子系统和控制指令传输协议GVCP子系统；所述GVSP子系统的输入端与所述ISP子系统的输出端相连，所述GVSP子系统的输出端与所述MAC子系统的一个输入端相连；所述GVCP子系统的输出端与所述MAC子系统的另一个输入端相连；所述GVSP子系统，用于接收所述第二多媒体数据，向所述MAC子系统输出对所述第二多媒体数据进行封装得到的第六多媒体数据；所述GVCP子系统，用于向所述MAC子系统输出控制指令传输协议传输；所述MAC子系统，还用于接收所述第六多媒体数据和所述控制指令传输协议，向所述以太网PHY模块输出基于所述控制指令传输协议对所述第六多媒体数据进行封装得到的所述第三多媒体数据。4.根据权利要求3所述的FPGA，其特征在于，所述MAC子系统包括MAC仲裁器、MAC数据控制器和MAC；所述MAC仲裁器的输入端分别与所述GVSP子系统的输出端和所述GVCP子系统的输出端相连，所述MAC仲裁器的输出端与所述MAC数据控制器的输入...

【专利技术属性】
技术研发人员：俞敏敏，李合元，阮桂龙，张振华，
申请(专利权)人：杭州海康机器人技术有限公司，
类型：新型
国别省市：浙江,33