一种多处理器平台的上下电和复位控制装置制造方法及图纸

本发明专利技术公开了一种多处理器平台的上下电和复位顺序控制装置，包括FPGA、第一电源控制模块和第一电源转换模块；FPGA接收第一电源控制模块发出的上电信号后，按照设定的上电控制逻辑依次输出电压控制信号，第一电源转换模块根据接收的电压控制信号将外部供电电源转换为相应的工作电压以控制多处理器平台上电；FPGA根据设定的复位控制逻辑依次输出复位信号，多处理器平台依次执行复位操作；FPGA接收第一电源控制模块发出的下电信号后，按照下电控制逻辑依次输出电压控制信号，第一电源转换模块根据接收的电压控制信号控制多处理器平台下电；本发明专利技术通过FPGA灵活控制多处理器平台的上、下电和复位顺序，使新研制的主板在调试中可以节省大量时间和精力，避免设计风险。

An up and down power and reset control device for a multiprocessor platform

The invention discloses an upper and down power and reset sequence control device of a multi processor platform, including the FPGA, the first power control module and the first power conversion module. After the FPGA receives the upper electrical signal from the first power control module, the voltage control signal is sequentially transmitted in accordance with the set power control logic and the first power supply conversion mode. The block converts the external power supply to the corresponding working voltage to control the power on the multi processor platform according to the received voltage control signal; FPGA outputs the reset signal in turn according to the set reset control logic, and the multiprocessor platform performs the reset operation in turn; the FPGA receives the lower electrical signal issued by the first power control module, and according to it, according to the signal of the first power control module. The power control logic outputs the voltage control signal in turn. The first power conversion module controls the power of the multi processor platform based on the received voltage control signal. The invention can control the upper, the lower power and the reset sequence of the multi processor platform flexibly by FPGA, so that the newly developed main board can save a lot of time and energy in debugging and avoid a lot of time and energy. Design risk.

【技术实现步骤摘要】
一种多处理器平台的上下电和复位控制装置
本专利技术属于自动化控制
，更具体地，涉及一种多处理器平台的上下电和复位控制装置。
技术介绍
一些嵌入式系统应用中为了追求更高性能，常常采用多个芯片组成多处理器平台的架构，比如TI公司发布的一款高性能DSP芯片--C6713芯片，由此涉及到多处理器平台中各芯片与外围模块的上电时序及复位问题。在设计多处理器平台的主板的过程中，控制主板上电及复位时序主要是通过选用带有可编程上电时序的电源芯片或通过调节电阻和电容的充放电延迟的方法来实现，带上电时序的电源芯片是通过配置特定容值的电容来实现的，电容选定后想要改变需要解焊复装；这些方法一方面需要额外的成本，另一方面存在控制不灵活的弊端，尤其是对于新研发的主板进行调试时，由于需要匹配合适的电容电阻，会非常耗时且存在匹配失败需要频繁拆焊复装的风险，甚至会因为匹配失败而损坏整个主板，带来严重后果。
技术实现思路
针对现有技术的以上缺陷或改进需求，本专利技术提供了一种多处理器平台的上下电和复位控制装置，使用现场可编程门阵列(Field－ProgrammableGateArray，FPGA)来灵活控制多处理器平台本文档来自技高网...

【技术保护点】
一种多处理器平台的上下电和复位顺序控制装置，其特征在于，包括FPGA、第一电源控制模块和第一电源转换模块；所述第一电源控制模块的输入端与外部供电电源相连，输出端与FPGA的输入端相连；所述第一电源转换模块的第一输入端与与外部供电电源相连，其输出端与多处理器平台的第一输入端相连；所述FPGA的第一输出端与第一电源转换模块的第二输入端相连，第二输出端与多处理器平台的第二输入端相连；通过所述FPGA设定多处理器平台上各模块的复位控制逻辑，并根据多处理器平台上各模块的不同工作电压分别设定其上电和下电控制逻辑；所述FPGA接收第一电源控制模块发出的上电信号后，按照设定的上电控制逻辑依次输出电压控制信号，...

【技术特征摘要】
1.一种多处理器平台的上下电和复位顺序控制装置，其特征在于，包括FPGA、第一电源控制模块和第一电源转换模块；所述第一电源控制模块的输入端与外部供电电源相连，输出端与FPGA的输入端相连；所述第一电源转换模块的第一输入端与与外部供电电源相连，其输出端与多处理器平台的第一输入端相连；所述FPGA的第一输出端与第一电源转换模块的第二输入端相连，第二输出端与多处理器平台的第二输入端相连；通过所述FPGA设定多处理器平台上各模块的复位控制逻辑，并根据多处理器平台上各模块的不同工作电压分别设定其上电和下电控制逻辑；所述FPGA接收第一电源控制模块发出的上电信号后，按照设定的上电控制逻辑依次输出电压控制信号，第一电源转换模块根据接收的不同电压控制信号将外部供电电源转换为相应的工作电压以控制多处理器平台依次上电；上电完成后，FPGA根据设定的复位控制逻辑依次输出复位信号，多处理器平台依次执行复位操作；所述FPGA接收第一电源控制模块发出的下电信号后，按照设定的下电控制逻辑依次输出电压控制信号，第一电源转换模块根据接收的不同电压控制信号控制多处理器平台依次下电。2.如权利要求1所述的上下电和复位顺序控制装置，其特征在于，还包括第二电源转换模块和第二电源控制模块；所述第二电源控制模块的输入端连接外部电源，其输出端分为两路，一路与第一电源转换模块的第二输入端相连，另一路与所述第二电源转换模块的输入端相连，第二电源转换模块的输出端与第一电源控制模块的输入端相连；所述第二电源控制模块用于驱动所...

【专利技术属性】
技术研发人员：鲜于琳，曾文兵，王明博，张锐，查坤，冯小利，陈辉，
申请(专利权)人：湖北三江航天万峰科技发展有限公司，
类型：发明
国别省市：湖北,42