An integrated artificial neuron device and integrated circuit. The integrated artificial neuron device includes an input signal node, an output signal node and a reference power node. The integrator circuit receives the input signal and integrals the input signal to generate integral signals. The generator circuit receives the integral signal and transmits the output signal when the integral signal exceeds the threshold value. The integrator circuit includes a main capacitor coupled between the input signal node and the reference power node. The integrator circuit includes a main MOS transistor coupled between the input signal node and the output signal node. The main MOS transistor has a gate coupled to the output signal node and a substrate coupled to the gate.
【技术实现步骤摘要】
集成式人工神经元装置和集成式电路优先权要求本申请要求于2017年3月23日提交的专利号为1752383的法国专利申请的优先权,在法律允许的最大范围内,其公开的全部内容以引用的方式并入本文。
实施例涉及人工智能,尤其涉及在本领域技术人员已知为“深度学习”的背景下的神经元网络的创建。更具体地,实施例涉及模拟神经元行为的集成式电子电路。
技术介绍
生物神经元包括多个部分,这些部分包括:传送电输入信号的一个或者多个树突;神经元或者体细胞的本体,该本体累积形式为其膜的内部与外部之间的电位差的输入信号;以及轴突,配置为当膜的外部和内部之间的电压达到一定阈值时传送输出信号或者动作电位的轴突。在生物神经元中,如果在膜的内部与外部之间没有实现电平衡,则会通过膜发生电气泄漏。人工神经元应该模仿生物神经元,从而能够接收输入信号,对输入信号进行积分,并且当积分信号达到阈值时发射以一个或者多个电压尖峰形式的输出信号。在人工神经元的网络的领域中,首字母缩略词LIF(“带泄漏的积分触发(LeakyIntegrateandFire)”)表示人工神经元的简单行为模型,在该模型中,人工神经元接收输入信号并且积累输入信号直到超过阈值,如果超过阈值,则神经元发射输出信号。该模型尤其考虑了通过神经元膜的神经元电泄漏。神经元可以接收一系列连续的电流尖峰直到生成输出电流尖峰,或者在输入处接收连续的信号并且在输出处生成一连串的电流尖峰。存在根据LIF模型创建人工神经元的解决方案,该解决方案包括,例如,使用数十个晶体管和至少一个通常为100平方微米的大尺寸的电容器。由于电容器的尺寸较大,这种类型的电路的反 ...
【技术保护点】
一种集成式人工神经元装置,其特征在于,包括:输入节点,所述输入节点被配置为接收至少一个输入信号;输出节点,所述输出节点被配置为传送至少一个输出信号;参考节点,所述参考节点被配置为接收参考电压;积分器电路,所述积分器电路被配置为接收所述至少一个输入信号和对所述至少一个输入信号进行积分,并且传送积分信号;发生器电路,所述发生器电路被配置为接收所述积分信号,并且当所述积分信号超过阈值时,传送所述输出信号,其中,所述积分器电路包括耦合在所述输入节点与所述参考节点之间的主电容器,其中,所述发生器电路包括主MOS晶体管,所述主MOS晶体管具有耦合到所述输入节点的第一电极、耦合到所述输出节点的第二电极以及耦合到所述输出节点的栅极,所述主晶体管进一步使衬底与所述栅极相互耦合在一起。
【技术特征摘要】
2017.03.23 FR 17523831.一种集成式人工神经元装置,其特征在于,包括:输入节点,所述输入节点被配置为接收至少一个输入信号;输出节点,所述输出节点被配置为传送至少一个输出信号;参考节点,所述参考节点被配置为接收参考电压;积分器电路,所述积分器电路被配置为接收所述至少一个输入信号和对所述至少一个输入信号进行积分,并且传送积分信号;发生器电路,所述发生器电路被配置为接收所述积分信号,并且当所述积分信号超过阈值时,传送所述输出信号,其中,所述积分器电路包括耦合在所述输入节点与所述参考节点之间的主电容器,其中,所述发生器电路包括主MOS晶体管,所述主MOS晶体管具有耦合到所述输入节点的第一电极、耦合到所述输出节点的第二电极以及耦合到所述输出节点的栅极,所述主晶体管进一步使衬底与所述栅极相互耦合在一起。2.根据权利要求1所述的装置,其特征在于,所述发生器电路包括耦合在所述主MOS晶体管的所述衬底与所述参考节点之间并且被配置为调整所述阈值的值的控制电路。3.根据权利要求2所述的装置,其特征在于,所述控制电路包括控制电阻器。4.根据权利要求2所述的装置,其特征在于,所述控制电路包括具有被配置为接收控制信号的控制电极的控制晶体管,所述控制信号修改所述控制晶体管的导通电阻,所述阈值的值取决于所述控制信号的值。5.根据权利要求1所述的装置,其特征在于,所述主MOS晶体管具有1微米的栅极宽度和100纳米的栅极长度。6.根据权利要求1所述的装置,其特征在于,所述主MOS晶体管具有小于200纳米的栅极宽度和小于28纳米的栅极长度。7.根据权利要求1所述的装置,其特征在于,所述主电容器具有小于1平方微米的表面积。8.根据权利要求1所述的装置,其特征在于,进一步包括:电源节点,所述电源节点被配置为接收电源电压;以及不应电路,所述不应电路被配置为在由所述发生器电路对所述至少一个输出信号的所述传送之后,抑制所述积分器电路持续抑制持续时间。9.根据权利要求8所述的装置,其特征在于,所述不应电路包括:第一次级MOS晶体管,所述第一次级MOS晶体管具有耦合到所述输入节点的第一电极、耦合到所述参考节点的第二电极以及通过第二次级MOS晶体管连接到所述输出节点的栅极,所述第二次级MOS晶体管具有耦合到所述电源节点的第一电极、耦合到所述第一次级MOS晶体管的栅极的第二电极以及耦合到所述输出节点的栅极,其中,所述不应电路进一步包括耦合在所述电源节点、所述参考节点与所述第二次级MOS晶体管的栅极之间的电阻-电容电路,所述抑制持续时间取决于所述电阻-电容电路的时间常数。10.根据权利要求9所述的装置,其特征在于,所述电阻-电容电路包括次级电容器和次级电阻器,所述次级电容器具有耦合在所述电源节点与所述第一次级MOS晶体管的栅极之间的第一电极,并且所述次级电阻器耦合在所述第二次级MOS晶体管的栅极与所述参考节点之间。11.一种集成式电路,其特征在于...
【专利技术属性】
技术研发人员:P·加利,T·贝德卡尔拉茨,
申请(专利权)人:意法半导体有限公司,
类型:新型
国别省市:法国,FR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。