一种多FPGA的上电配置控制方法技术

一种多FPGA的上电配置控制方法，涉及一种多FPGA的上电配置控制方法，解决现有多FPGA在上电配置过程中存在供电电源不足时，导致部分或者全部FPGA配置失败，当使用大功率的供电电源，导致资源浪费等问题，包括FPGA上电配置控制系统，所述FPGA上电配置控制系统包括DC/DC电源、外部电路、FPGA的IO供电LDO、FPGA的内核供电LDO及RC延时电路；DC/DC电源输出的电压经传输电缆和各LDO分别给外部电路、FPGA的IO和内核供电；RC延时电路用于控制FPGA的IO供电LDO输出电压、内核供电LDO输出电压以及FPGA的program_b使能；通过各片FPGA加载时间的错开，可降低DC/DC输出总电流的大小，提高电源的利用效率。

【技术实现步骤摘要】
一种多FPGA的上电配置控制方法
本专利技术涉及一种多FPGA的上电配置控制方法，具体涉及一种基于航天应用的多FPGA的上电配置控制方法。
技术介绍
FPGA在上电配置过程中，需要较大的配置峰值电流；若几片FPGA采用同一电源供电，而几片FPGA在相同的时间内进行上电配置，则需要单片配置的数倍电流，若供电电源输出的电流或者电压不足，则存在部分或者全部FPGA配置失败。一种解决办法是使用大功率的供电电源，而配置成功后所需要的功耗较小，资源浪费严重。
技术实现思路
本专利技术为解决现有多FPGA在上电配置过程中存在供电电源不足时，导致部分或者全部FPGA配置失败，当使用大功率的供电电源，导致资源浪费等问题，提供一种多FPGA的上电配置控制方法。一种多FPGA的上电配置控制方法，包括FPGA上电配置控制系统，所述FPGA上电配置控制系统包括DC/DC电源、外部电路、FPGA的IO供电LDO、FPGA的内核供电LDO及RC延时电路；所述DC/DC电源输出的电压经传输电缆和各LDO分别给外部电路、FPGA的IO和内核供电；所述RC延时电路用于控制FPGA的IO供电LDO输出电压、内核供电LDO输出本文档来自技高网...

【技术保护点】
一种多FPGA的上电配置控制方法，其特征是；包括FPGA上电配置控制系统，所述FPGA上电配置控制系统包括DC/DC电源、外部电路、FPGA的IO供电LDO、FPGA的内核供电LDO及RC延时电路；所述DC/DC电源输出的电压经传输电缆和各LDO分别给外部电路、FPGA的IO和内核供电；所述RC延时电路用于控制FPGA的IO供电LDO输出电压、内核供电LDO输出电压以及FPGA的program_b使能；在上电配置控制过程中，采用分时上电，具体上电配置控制方法为：步骤一、外部电路上电；LDO处于输出常使能状态，在DC/DC电源输出电压后LDO开始输出电压；步骤二、FPGA的IO供电LDO输出使能...

【技术特征摘要】
1.一种多FPGA的上电配置控制方法，其特征是；包括FPGA上电配置控制系统，所述FPGA上电配置控制系统包括DC/DC电源、外部电路、FPGA的IO供电LDO、FPGA的内核供电LDO及RC延时电路；所述DC/DC电源输出的电压经传输电缆和各LDO分别给外部电路、FPGA的IO和内核供电；所述RC延时电路用于控制FPGA的IO供电LDO输出电压、内核供电LDO输出电压以及FPGA的program_b使能；在上电配置控制过程中，采用分时上电，具体上电配置控制方法为：步骤一、外部电路上电；LDO处于输出常使能状态，在DC/DC电源输出电压后LDO开始输出电压；步骤二、FPGA的IO供电LDO输出使能；IO供电LDO受RC延时电路控制，当RC延时电路的电压上升到门限电压IO供电LDO开始输出电压，多片FPGA的IO供电LDO在相同的延时时间输出使能，所述延时时间为0.02tconfig；式中tconfig为FPGA配置的最大电源上升时间；步骤三、FPGA的内核供电LDO输出使能；内核供电LDO输出受RC延时电路控制，当RC延时电路的电压上升到门限电压后内核供电LDO开始输出电压；设定n片FPGA，则n片FPGA的内核电源使能间隔时间为0.6tconfig/n；即第一片FPGA的配置起始时刻为0.2tconfig+0.6tconfig/n，第二片FPGA的配置起始时刻为0.2tconfig+0.6tconfig×2/n，第n片FPGA的配置起始时刻为0.2tconfig+0.6tconfig×n/n；步骤四、FPGA的program_b使能启动配置，program_b使能受RC延时电路控制，当RC延时电路的电压上升到门限电压后program_输出使能；...

【专利技术属性】
技术研发人员：余达，刘金国，周怀得，马庆军，陈佳豫，张博研，浦前帅，
申请(专利权)人：中国科学院长春光学精密机械与物理研究所，
类型：发明
国别省市：吉林,22