半导体装置制造方法及图纸

保持中空部的气密性，使成品率及耐久性提高。半导体装置(1)具备器件基板(2)、半导体电路(3)、封装框(7)、罩基板(8)、通路部(10)、电极(11)、(12)、(13)以及凸块部(14)等。在器件基板(2)和罩基板(8)之间，设置以气密状态收容半导体电路(3)的中空部(9)。凸块部(14)将全部通路部(10)和罩基板(8)连结。由此，能够使用凸块部(14A)将通路部(10)加固。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本专利技术涉及半导体装置，特别涉及具有中空部的半导体装置。
技术介绍
通常，就半导体芯片而言，有时由于空气中的水分产生电极的腐蚀等而导致出现动作故障，因此有时将其封装以具有气密结构。另外，就进行高频动作的半导体芯片而言，为了防止由外部电波的影响导致的动作不稳定化及来自半导体本身的不必要的辐射的问题，需要使封装具有电磁屏蔽功能。关于这样的芯片的封装材料，通常对CuW等基材罩上金属罩，但价格高，成为成本增高的原因。与此相对，近年来，正在积极开发以芯片级对半导体芯片进行封装化(CSP结构化)，使封装化的成本得到削减的方法。如上所述，作为封装化后的中空器件的代表性结构，已知例如专利文献1、2、3。在专利文献1中记载了对作为高频器件的基本晶体管之一的HEMT结构进行封装化的情况。在专利文献1中提出了如下结构，即，如图4至图6所示，通过在器件基板的芯片外周设置封装框，进一步将罩粘贴至封装框之上，从而在中空部对半导体电路进行封装而将其封装化。而且，通过使罩及封装框具有导电性，从而实现电磁屏蔽功能。电磁屏蔽为高频半导体所使用的功能，其目的在于抑制由从半导体电路产生的电磁波的辐射造成的对周围器件的影响、以及由周围器件的电磁波造成的对半导体电路的影响。在专利文献2、3中，没有使用封装框，通过在罩形成凹陷从而在器件基板和罩之间设置中空部。另外，在专利文献2中，通过在罩的凹陷形成导电性膜，从而实现电磁屏蔽功能。另外，在专利文献3中，在罩的相反面形成散热电极。专利文献1：日本特开2005-57136号公报专利文献2：日本特开2012-33615号公报专利文献3：日本特开2012-244059号公报专利文献4：国际公开第2007/049376号专利文献5：国际公开第2010/013728号
技术实现思路
但是，在上述现有技术中，由于如下理由而难以确保封装内的气密性。首先，在专利文献1至3的现有技术中，存在容易从通路(via)部产生气密破坏这一共同的问题。具体而言，在形成于基板处的通路孔的侧壁存在蚀刻时的生成物(沉淀物)等。因此，即使将导电金属以紧贴于侧壁的状态形成于侧壁，也容易降低密合性。而且，在通路孔内的导电金属与基板之间，存在热膨胀率及线膨胀率的差异。因此，如果在晶片工艺、芯片动作时对半导体装置施加了热过程，则存在如下问题，即，有时原本密合性低的通路孔内的导电金属剥离、或对与该导电金属接合的电极焊盘施加应力而导致电极焊盘剥离，其结果产生中空部的气密破坏。此外，作为上述热过程，举出：例如由焊料芯片键合安装、热烘、药品处理、以及晶体管动作等产生的50～300℃左右的温度变化。另外，在专利文献3记载的现有技术中，在器件基板和罩(cap)基板之间，并存由导电金属形成的凸块结构以及罩本身与器件基板接合的接合部。在这些部位存在线膨胀率的差异。因此，如果施加了热过程，则存在如下问题，即，对器件基板和罩基板的接合部施加应力而导致罩基板、器件基板等产生龟裂，容易产生气密破坏。本专利技术就是为了解决上述课题而提出的，其目的在于提供半导体装置，该半导体装置能够稳定地保持中空部的气密性，能够使成品率及耐久性提高。本专利技术涉及的半导体装置具备：器件基板，其具有表面及背面；半导体电路，其设置于器件基板的表面侧；封装框，其与器件基板的表面接合，围绕半导体电路；罩基板，其由具有表面及背面的基板形成，并且在该罩基板的背面将半导体电路覆盖的状态下与封装框的整周接合，在该罩基板与器件基板之间形成有以气密状态收容半导体电路的中空部；多个通路部，其用于将半导体电路与外部连接，该多个通路部由导电性材料形成，将器件基板的表面和背面之间贯穿，并且与半导体电路连接；以及多个凸块部，它们在中空部的内部分别设置于全部通路部，将该通路部与罩基板连结。专利技术的效果根据本专利技术，在全部的通路部之上设置凸块部，能够通过该凸块部将通路部和罩基板连结。由此，通过支撑于罩基板的凸块部将通路部加固，能够抑制通路部的变形、剥离等。其结果，能够提高器件基板和罩基板的接合可靠性，稳定地保持中空部的气密性。因此，能够使半导体装置的成品率及耐久性提高。附图说明图1是以省略了一部分的状态示出本专利技术的实施方式1的半导体装置的俯视图。图2是图1所示的半导体装置的I-I箭头线剖视图。图3是图1所示的半导体装置的II-II箭头线剖视图。图4是表示在本专利技术的实施方式1中，在器件基板之上形成半导体电路、凸块部等的工序的剖视图。图5是表示在罩基板形成接合焊盘的工序的剖视图。图6是表示将器件基板和罩基板接合的工序的剖视图。图7是表示在接合后将器件基板及罩基板薄板化的工序的剖视图。图8是表示在器件基板形成通路部及背面侧的电极的工序的剖视图。图9是表示在晶片形成大量器件基板及该基板侧的结构要素的工序的说明图。图10是表示在晶片形成大量罩基板及该基板侧的结构要素的工序的说明图。图11是表示现有技术的半导体装置的一个例子的剖视图。图12是表示在图11中产生气密破坏的部位的主要部分放大图。图13是从器件基板侧观察本专利技术的实施方式2的半导体装置的罩基板的仰视图。图14是将本专利技术的实施方式2的半导体装置在图13中的I-I箭头线位置剖断的剖视图。图15是将本专利技术的实施方式2的半导体装置在图13中的II-II箭头线位置剖断的剖视图。图16是从器件基板侧观察本专利技术的实施方式3的半导体装置的罩基板的仰视图。图17是将本专利技术的实施方式3的半导体装置在图16中的I-I箭头线位置剖断的剖视图。图18是将本专利技术的实施方式3的半导体装置在图16中的II-II箭头线位置剖断的剖视图。图19是从与图2相同的位置观察本专利技术的实施方式4的半导体装置的剖视图。图20是从与图2相同的位置观察本专利技术的实施方式5的半导体装置的剖视图。图21是从与图2相同的位置观察本专利技术的实施方式6的半导体装置的剖视图。图22是从与图2相同的位置观察本专利技术的实施方式7的半导体装置的剖视图。图23是从与图3相同的位置观察本专利技术的实施方式7的半导体装置的剖视图。图24是示意性地表示在本专利技术的实施方式7中，将半导体装置安装在基材后的状态的剖视图。图25是表示现有技术中的半导体装置的安装状态的剖视图。图26是从与图2相同的位置观察本专利技术的实施方式8的半导体装置的剖视图。图27是从与图3相同的位置观察本专利技术的实施方式8的半导体装置的剖视图。图28是从与图2相同的位置观察本专利技术的实施方式9的半导体装置的剖视图。图29是从与图2相同的位置观察本专利技术的实施方式10的半导体装置的剖视图。图30是对本专利技术的实施方式1至9的通路部的剖视图30(A)和现有技术的通路部的剖视图30(B)进行比较而表示的说明图。图31是从与图2相同的位置观察本专利技术的实施方式11的半导体装置的剖视图。图32是从与图3相同的位置观察本专利技术的实施方式11的半导体装置的剖视图。图33是放大表示图31中的凸块部等的主要部分放大剖视图。图34是图33中的III-III箭头线剖视图。图35是在本专利技术的实施方式11中，表示变形例的凸块部横剖视图。图36是表示对器件基板进行图案化的工序的剖视图。图37是表示将器件基板薄板化而形成通路孔的工序的剖视图。图38是表示在器件基板形成通路部及接地电极的工序的剖视图。图39是表示形成凸块部及封装框的本文档来自技高网...

【技术保护点】
一种半导体装置，其具备：器件基板，其具有表面及背面；半导体电路，其设置于所述器件基板的表面侧；封装框，其与所述器件基板的表面接合，围绕所述半导体电路；罩基板，其由具有表面及背面的基板形成，并且在该罩基板的所述背面将所述半导体电路覆盖的状态下与所述封装框的整周接合，在该罩基板与所述器件基板之间形成有以气密状态收容所述半导体电路的中空部；多个通路部，其用于将所述半导体电路与外部连接，该多个通路部由导电性材料形成，将所述器件基板的表面和背面之间贯穿，并且与所述半导体电路连接；以及多个凸块部，它们在所述中空部的内部分别设置于全部所述通路部，将该通路部与所述罩基板连结。

【技术特征摘要】
【国外来华专利技术】2015.08.18 JP 2015-1610931.一种半导体装置，其具备：器件基板，其具有表面及背面；半导体电路，其设置于所述器件基板的表面侧；封装框，其与所述器件基板的表面接合，围绕所述半导体电路；罩基板，其由具有表面及背面的基板形成，并且在该罩基板的所述背面将所述半导体电路覆盖的状态下与所述封装框的整周接合，在该罩基板与所述器件基板之间形成有以气密状态收容所述半导体电路的中空部；多个通路部，其用于将所述半导体电路与外部连接，该多个通路部由导电性材料形成，将所述器件基板的表面和背面之间贯穿，并且与所述半导体电路连接；以及多个凸块部，它们在所述中空部的内部分别设置于全部所述通路部，将该通路部与所述罩基板连结。2.根据权利要求1所述的半导体装置，其中，所述各凸块部中的至少一部分的凸块部由导电性材料形成，在所述罩基板的背面设置有导电膜，该导电膜以与所述一部分的凸块部中的没有经由所述通路部接地的凸块部绝缘的状态将所述罩基板的该背面覆盖。3.根据权利要求1所述的半导体装置，其中，所述各凸块部中的至少一部分的凸块部由导电性材料形成，所述一部分的凸块部中的没有经由所述通路部接地的凸块部构成为，至少一部分由绝缘材料形成，在所述罩基板的背面设置有将所述罩基板的该背面整体覆盖的导电膜。4.根据权利要求1至3中任一项所述的半导体装置，其中，具备：多个通路部，其用于将所述半导体电路与外部连接，该多个通路部由导电性材料形成，将所述罩基板的表面和背面之间贯穿，并且与所述半导体电路连接；以及第2凸块部，其是构成所述凸块部的除了第1凸块部之外的凸块部，配置于所述中空部，设置于所述罩基板的所述通路部，并且将该通路部和所述器件基板连结。5.根据权利要求4所述的半导体装置，其中，所述各凸块部中的至少所述第2凸块部由导电性材料形成，在所述罩基板的背面设置有导电膜，该导电膜以与所述第2凸块部绝缘的状态将所述罩基板的该背面覆盖。6.根据权利要求4所述的半导体装置，其中，在所述器件基板的背面设置有单个的导电膜，该单个的导电膜经由形成于该器件基板的所述通路部与所述半导体电路连接。7.根据权利要求4至6中任一项所述的半导体装置，其中，将所述各凸块部中的至少所述第2凸块部由导电性材料形成，该半导体装置具备与所述半导体电路连接的输入电极、输出电极及接地电极，所述输入电极及所述输出电极设置于所述罩基板的表面，并且经由所述罩基板的所述通路部、所述第2凸块部与所述半导体电路连接，所述接地电极由将所述器件基板的背面整体覆盖的单个的导电膜形成，并且经由所述器件基板的所述通路部与所述半导体电路连接。8.根据...

【专利技术属性】
技术研发人员：西泽弘一郎，日坂隆行，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP