一种鉴频器以及一种同时锁定频率和相位的环路系统技术方案

本发明专利技术公开了一种鉴频器，能够实现快速的频率鉴定。并在此基础上，设计了一种同时锁定频率和相位的环路系统，内置数控振荡器，能够稳定的输出高质量的时钟信号。进一步的，将数控振荡器更换成时间平均频率周期合成器(TAF‐DPS)，可以达到更好的锁频和锁相效果，理论上只要TAF‐DPS的加法器位数足够多，基本可以实现在一定频率范围，任意频率值的频率锁定，和相位锁定，因为是全数字结构，所以工作过程也会很快。

A frequency discriminator and a loop system for locking frequency and phase at the same time

The invention discloses a frequency discriminator, which can realize fast frequency identification. Based on that, a loop system with locked frequency and phase is designed, and the built-in numerical control oscillator can output high quality clock signal stably. Further, the NCO replaced the time average cycle frequency synthesizer (TAF - DPS), can achieve a better effect on the phase and frequency locking theory, as long as the TAF - DPS digit adder enough, can be achieved in a certain frequency range, frequency of any frequency locking, and phase locking, because it is fully digital the structure, so the working process will soon.

【技术实现步骤摘要】
一种鉴频器以及一种同时锁定频率和相位的环路系统
本专利技术主要涉及到时钟频率锁定和相位锁定相关的数字集成电路设计领域，是涉及一种可用于电机转速控制器，驱动LED的PWM控制器、渡越时间(TOF)测量、距离测量、时间测量、电网控制、网络时间同步等工业应用领域的全数字锁频锁相方法。
技术介绍
锁频环(FLL)和锁相环(PLL)是现代电子系统中经常使用的电路结构。高端锁相环通常用于生成载波的无线通信频率。在这种情况下，高频率和相位噪声是主要的设计问题。锁相环和锁频环也被用于控制电动机速度的应用程序中。要说最广泛使用的地方还是芯片上的用于控制数据流的时钟震荡器，这里面最关键的部分就是振荡器，也就是我们传统意义上所说的电压控制振荡器(VCO)。RC振荡器和LC振荡器是比较常见的两种电压控制振荡器结构。它们都是通过改变作用在控制端口的电压/电流来控制振荡频率。这种锁频环和锁相环一般都使用模拟电路方法设计，因为它们的很多内部结构都是模拟电路。近年来，数字锁相环路(ADPLL)在锁相环家庭成员成为新的主角。它最显著的特点就是它的振荡器。因为它的频率是被一个数字变量所控制，所以又被称为数字控制振荡器。本文档来自技高网...

【技术保护点】
一种鉴频器，该鉴频器对两种时钟信号进行频率大小鉴定，其特征在于，包括以下步骤：(1)对待鉴频的两个信号F1和F2进行二分频处理，使其占空比为50％，分别输出信号Fa和Fb；(2)在Fa的时钟上升沿tn对Fb进行采样，得到电平值(电位高度)S1，随后在Fa的时钟下降沿(tn+tn+1)/2再次对Fb进行，采样得到电平值S2，在Fa的下一个周期的上升沿tn+1对Fb进行采样，得到电平值S3，上升沿tn、下降沿(tn+tn+1)/2、上升沿tn+1的采样构成一个采样集。并统计tn～tn+1期间，Fb的电平翻转次数N。(3)对S1与S2的值进行异或运算得到C[0]，同样的对S2和S3进行异或运算得到C...

【技术特征摘要】
1.一种鉴频器，该鉴频器对两种时钟信号进行频率大小鉴定，其特征在于，包括以下步骤：(1)对待鉴频的两个信号F1和F2进行二分频处理，使其占空比为50％，分别输出信号Fa和Fb；(2)在Fa的时钟上升沿tn对Fb进行采样，得到电平值(电位高度)S1，随后在Fa的时钟下降沿(tn+tn+1)/2再次对Fb进行，采样得到电平值S2，在Fa的下一个周期的上升沿tn+1对Fb进行采样，得到电平值S3，上升沿tn、下降沿(tn+tn+1)/2、上升沿tn+1的采样构成一个采样集。并统计tn～tn+1期间，Fb的电平翻转次数N。(3)对S1与S2的值进行异或运算得到C[0]，同样的对S2和S3进行异或运算得到C[1]。(4)如果N>1，则Fa的周期比Fb的周期大，即Fa的频率小于Fb；如果N≤1，且C[0]和C[1]同时为1，则Fa与Fb的周期相等，即频率相等；如果N≤1，且C[0]和C[1]不同时为1，则Fa的周期小于Fb，即Fa的频率大于Fb。2.一种同时锁定频率和相位的环路系统，其特征在于，所述系统包括激发模块、鉴相器、控制模块、数控振荡器以及权利要求1所述的鉴频器，所述环路的输入端和输出端均与鉴相器、鉴频器相连，该系统通过以下步骤实现频率和相位的锁定：(1)鉴频器采集输入时钟信号与环路输出信号，对两个时钟信号的频率值进行频率比较，得到两者的大小关系。(2)鉴频器将对比结果(鉴频数据)送至控制模块，控制模块根据该结果对数控振荡器的频率控制字进行修改，使得数控振荡器的输出信号的频率与输入时钟信号的频率相等。(3)激发模块采集鉴频器的鉴频数据，当接收到连续M(M为大于等于2的整数)个表示频率相等的鉴频结果，则频率已锁定，激发模块输出一个使能信号到鉴相器，触发鉴相器...

【专利技术属性】
技术研发人员：史经洲，程志渊，周彤，
申请(专利权)人：浙江大学，
类型：发明
国别省市：浙江,33