选通驱动电路和使用该选通驱动电路的显示装置制造方法及图纸

选通驱动电路和使用该选通驱动电路的显示装置。提供了选通驱动电路和显示装置。选通驱动电路包括：第一级，该第一级通过当在通过第一起始端子接收到第一进位信号时对第一Q节点进行充电时增加第一输出端子处的电压并且当对第一QB节点充电时降低第一输出端子处的电压，来通过第一输出端子输出第一选通脉冲；以及第二级，该第二级通过当在通过第二起始端子接收到第一进位信号时对第二Q节点充电时增加第二输出端子和第三输出端子处的电压并且当对第二QB节点充电时降低第二输出端子和第三输出端子处的电压，来通过第二输出端子输出第二选通脉冲并通过第三输出端子输出第二进位信号以发送到下两级。

【技术实现步骤摘要】
选通驱动电路和使用该选通驱动电路的显示装置
本专利技术涉及选通驱动电路和使用该选通驱动电路的显示装置。
技术介绍
显示装置包括将数据信号馈送到像素阵列上的数据线的数据驱动电路、将选通脉冲(或扫描脉冲)依次馈送到像素阵列上的选通线(或扫描线)的选通驱动电路(或扫描驱动电路)以及控制数据驱动电路和选通驱动电路的定时控制器。每个像素可以包括薄膜晶体管TFT，TFT响应于选通脉冲将数据线的电压馈送到像素电极。选通脉冲在选通高电压VGH和选通低电压VGL之间摆动。选通高电压VGH被设定为高于像素TFT的阈值电压，并且选通低电压VGL被设定为低于像素TFT的阈值电压。已经使用用于将选通驱动电路与像素阵列一起嵌入在显示面板中的技术。嵌入在显示面板中的选通驱动电路此后被称为面板中选通(GIP)电路。GIP电路包括移位寄存器。移位寄存器包括作为级联连接的多个级。这些级响应于起始脉冲对Q节点充电，在接收到移位时钟时产生输出，并向下一级发送进位信号作为起始脉冲。移位寄存器的这些级各自包括用于对选通线充电的Q节点、用于对选通线放电的QB节点以及连接到Q节点和QB节点的开关电路。开关电路响应于起始脉冲或者上一级的输出对Q节点充电，并且响应于来自下一级的进位信号或复位脉冲对Q节点放电。开关电路包括MOSFET(金属氧化物半导体场效应晶体管)晶体管。这些晶体管的器件特性由于DC栅极偏置应力而劣化。图1是示出由于晶体管上的DC栅极偏置应力引起的晶体管的阈值电压偏移的示例的图。在图1中，Vgs(V)表示MOSFET的栅-源电压，Ids(A)表示MOSFET的漏-源电流。施加到晶体管的栅极的DC电压越高并且DC电压施加时间越长，DC栅极偏置应力越大。随着温度的升高，DC栅极偏置应力变得严重。当图1中的Vgs(其是正向电压)被持续施加到晶体管的栅极时，晶体管的阈值电压Vth由于图1中的正向栅极偏置应力而被向上偏移至更高的电压，由此减少导通电流。由于DC栅极偏置应力引起的阈值电压偏移与室温相比在高温处尤其更大，因此对高温环境中产品的可靠性具有更不利的影响。这里，所施加的温度根据产品的应用而不同，因此，可以根据应用以不同的方式定义高温环境中的温度。
技术实现思路
GIP电路包括多个开关元件，并且其晶体管被制造成大尺寸，以便减小上拉晶体管和下拉晶体管上的DC栅极偏置应力的影响。晶体管的较大的沟道尺寸导致晶体管的较大的沟道容量，因此导致较大的电流量，并且这使得晶体管的输出对阈值电压的偏移较不敏感。因此，在现有技术中，减小GIP电路中的上拉晶体管和下拉晶体管的尺寸相当困难，这使得难以在显示装置上实现窄边框。本专利技术的示例性实施方式提供了一种选通驱动电路，该选通驱动电路包括：第一级，该第一级通过当在通过第一起始端子接收到第一进位信号时对第一Q节点进行充电时增加第一输出端子处的电压并且当对第一QB节点进行充电时降低第一输出端子处的电压，来通过第一输出端子输出第一选通脉冲；以及第二级，该第二级通过当在通过第二起始端子接收到第一进位信号时对第二Q节点进行充电时增加第二输出端子和第三输出端子处的电压并且当对第二QB节点进行充电时降低第二输出端子和第三输出端子处的电压，来通过第二输出端子输出第二选通脉冲并通过第三输出端子输出第二进位信号以发送到下两级。第一起始端子和第二起始端子经由进位共享节点连接在一起，并且第一QB节点和第二QB节点经由QB共享节点连接在一起。被馈送有第一选通脉冲和第二选通脉冲的选通线上的电压包括第一区段和第二区段，在第一区段中，电压从第二选通低电压上升到选通高电压，在第二区段中，电压保持为第一选通低电压。第一选通低电压高于第二选通低电压并且低于选通高电压。选通驱动电路还包括：作为级联连接到第一级和第二级的多个虚拟级；连接到多个虚拟级中的至少一个虚拟级的Q节点的第一监测晶体管；以及连接到多个虚拟级中的至少一个虚拟级的QB节点的第二监测晶体管。用于对第一Q节点和第二Q节点充电的第一电压根据来自第一监测晶体管的劣化感测结果而变化，并且用于对第一QB节点和第二QB节点充电的第二电压根据来自第二监测晶体管的劣化感测结果而变化。第一级包括：第一上拉晶体管，其通过响应于第一Q节点处的电压对第一输出端子充电来上拉第一选通脉冲的电压；第一下拉晶体管，其通过响应于第一QB节点处的电压将第一输出端子向下放电至第一选通低电压来下拉第一选通脉冲的电压；第一晶体管，其响应于第一进位信号，利用第一电压对第一Q节点充电；第二晶体管，其响应于第三进位信号，将第一Q节点放电为第二选通低电压；第三晶体管，其响应于第一QB节点处的电压，对第一Q节点进行放电；第四晶体管，其利用第二电压对第一QB节点和第二QB节点充电；以及第五晶体管，其响应于第一Q节点处的电压，对第一QB节点和第二QB节点进行放电。在第一进位信号之后且在第三进位信号之前生成第二进位信号。第二级包括：第二上拉晶体管，其通过响应于第二Q节点处的电压对第二输出端子充电来上拉第二选通脉冲的电压；第二下拉晶体管，其通过响应于第二QB节点处的电压将第二输出端子向下放电至第一选通低电压来下拉第二选通脉冲的电压；第三上拉晶体管，其通过响应于第二Q节点处的电压对第三输出端子充电来上拉第二进位信号的电压；第三下拉晶体管，其通过响应于第二QB节点处的电压将第三输出端子向下放电至第二选通低电压来下拉第二进位信号的电压；第六晶体管，其响应于第一进位信号，利用VDD1电压对第二Q节点充电；第七晶体管，其响应于第三进位信号，将第二Q节点处的电压拉低至第二选通低电压；第八晶体管，其响应于第二QB节点处的电压，对第二Q节点进行放电；以及第九晶体管，其响应于第三输出端子处的电压，对第二QB节点进行放电。选通驱动电路还包括：第一比较器，该第一比较器感测通过第一监测晶体管的电流的变化；以及第二比较器，该第二比较器感测通过第二监测晶体管的电流的变化。通过第一监测晶体管的电流的变化通过电阻器被转换成第一监测电压并被输入到第一比较器的第一输入端子。通过第二监测晶体管的电流的变化通过电阻器被转换成第二监测电压并被输入到第二比较器的第一输入端子。给定的基准电压被馈送到第一比较器和第二比较器的第二输入端子。第一比较器通过放大第一监测电压和基准电压之间的差值来改变第一电压。第二比较器通过放大第二监测电压和基准电压之间的差值来改变第二电压。本专利技术的另一示例性实施方式提供了一种通过使用选通驱动电路来将选通脉冲馈送到显示面板上的选通线的显示装置。附图说明附图被包括以提供对本专利技术的进一步理解，并且被并入本说明书并构成本说明书的一部分，附图例示了本专利技术的实施方式，并且与说明书一起用来解释本专利技术的原理。附图中：图1是示出由于晶体管上的DC栅极偏置应力引起的晶体管的阈值电压的正向偏移的示例的图；图2是示意性地示出根据本专利技术的示例性实施方式的显示装置的框图；图3是示出根据本专利技术的GIP电路的框图；图4是示出显示面板内的监测晶体管的图；图5是示意性地示出GIP电路中的选通输出级的框图；图6是详细示出图5的选通输出级电路的电路图；图7和图8是示出GIP电路的操作的波形图；图9是详细示出监测晶体管和比较器的电路图；图10是示出电压选择器的图，每个电压选择器被放置在监测晶体管和比较器之间本文档来自技高网...

【技术保护点】
一种选通驱动电路，该选通驱动电路包括：第一级，所述第一级被配置为通过当在通过第一起始端子接收到第一进位信号时对第一Q节点进行充电时增加第一输出端子处的电压并且当对第一QB节点进行充电时降低所述第一输出端子处的电压，来通过所述第一输出端子输出第一选通脉冲；以及第二级，所述第二级被配置为通过当在通过第二起始端子接收到所述第一进位信号时对第二Q节点进行充电时增加第二输出端子和第三输出端子处的电压并且当对第二QB节点进行充电时降低所述第二输出端子和所述第三输出端子处的电压，来通过所述第二输出端子输出第二选通脉冲并通过所述第三输出端子输出第二进位信号以发送到下两级，其中，所述第一起始端子和所述第二起始端子经由进位共享节点连接在一起，并且所述第一QB节点和所述第二QB节点经由QB共享节点连接在一起，其中，被馈送有所述第一选通脉冲和所述第二选通脉冲的选通线上的电压包括第一区段和第二区段，在所述第一区段中，所述电压从第二选通低电压上升到选通高电压，在所述第二区段中，所述电压保持为第一选通低电压，并且其中，所述第一选通低电压高于所述第二选通低电压并且低于所述选通高电压。

【技术特征摘要】
2016.09.30 KR 10-2016-01271181.一种选通驱动电路，该选通驱动电路包括：第一级，所述第一级被配置为通过当在通过第一起始端子接收到第一进位信号时对第一Q节点进行充电时增加第一输出端子处的电压并且当对第一QB节点进行充电时降低所述第一输出端子处的电压，来通过所述第一输出端子输出第一选通脉冲；以及第二级，所述第二级被配置为通过当在通过第二起始端子接收到所述第一进位信号时对第二Q节点进行充电时增加第二输出端子和第三输出端子处的电压并且当对第二QB节点进行充电时降低所述第二输出端子和所述第三输出端子处的电压，来通过所述第二输出端子输出第二选通脉冲并通过所述第三输出端子输出第二进位信号以发送到下两级，其中，所述第一起始端子和所述第二起始端子经由进位共享节点连接在一起，并且所述第一QB节点和所述第二QB节点经由QB共享节点连接在一起，其中，被馈送有所述第一选通脉冲和所述第二选通脉冲的选通线上的电压包括第一区段和第二区段，在所述第一区段中，所述电压从第二选通低电压上升到选通高电压，在所述第二区段中，所述电压保持为第一选通低电压，并且其中，所述第一选通低电压高于所述第二选通低电压并且低于所述选通高电压。2.根据权利要求1所述的选通驱动电路，该选通驱动电路还包括：作为级联连接到所述第一级和所述第二级的多个虚拟级；连接到所述多个虚拟级中的至少一个虚拟级的Q节点的第一监测晶体管；以及连接到所述多个虚拟级中的至少一个虚拟级的QB节点的第二监测晶体管，其中，用于对所述第一Q节点和所述第二Q节点充电的第一电压根据来自所述第一监测晶体管的劣化感测结果而变化，并且用于对所述第一QB节点和所述第二QB节点充电的第二电压根据来自所述第二监测晶体管的劣化感测结果而变化。3.根据权利要求2所述的选通驱动电路，其中，所述第一级包括：第一上拉晶体管，所述第一上拉晶体管通过响应于所述第一Q节点处的电压对所述第一输出端子进行充电来上拉所述第一选通脉冲的电压；第一下拉晶体管，所述第一下拉晶体管通过响应于所述第一QB节点处的电压将所述第一输出端子向下放电至所述第一选通低电压来下拉所述第一选通脉冲的电压；第一晶体管，所述第一晶体管响应于所述第一进位信号来利用所述第一电压对所述第一Q节点进行充电；第二晶体管，所述第二晶体管响应于第三进位信号来将所述第一Q节点向下放电至所述第二选通低电压；第三晶体管，所述第三晶体管响应于所述第一QB节点处的电压来对所述第一Q节点进行放电；第四晶体管，所述第四晶体管利用所述第二电压对所述第一QB节点和所述第二QB节点进行充电；以及第五晶体管，所述第五晶体管响应于所述第一Q节点处的电压来对所述第一QB节点和所述第二QB节点进行放电，其中，在所述第一进位信号之后且在所述第三进位信号之前生成所述第二进位信号。4.根据权利要求3所述的选通驱动电路，其中，所述第二级包括：第二上拉晶体管，所述第二上拉晶体管通过响应于所述第二Q节点处的电压对所述第二输出端子进行充电来上拉所述第二选通脉冲的电压；第二下拉晶体管，所述第二下拉晶体管通过响应于所述第二QB节点处的电压将所述第二输出端子向下放电至所述第一选通低电压来下拉所述第二选通脉冲的电压；第三上拉晶体管，所述第三上拉晶体管通过响应于所述第二Q节点处的电压对所述第三输出端子进行充电来上拉所述第二进位信号的电压；第三下拉晶体管，所述第三下拉晶体管通过响应于所述第二QB节点处的电压将所述第三输出端子向下放电至所述第二选通低电压来下拉所述第二进位信号的电压；第六晶体管，所述第六晶体管响应于所述第一进位信号来利用VDD1电压对所述第二Q节点进行充电；第七晶体管，所述第七晶体管响应于所述第三进位信号来将所述第二Q节点处的电压拉低至所述第二选通低电压；第八晶体管，所述第八晶体管响应于所述第二QB节点处的电压来对所述第二Q节点进行放电；以及第九晶体管，所述第九晶体管响应于所述第三输出端子处的电压来对所述第二QB节点进行放电。5.根据权利要求2所述的选通驱动电路，该选通驱动电路还包括：第一比较器，所述第一比较器感测通过所述第一监测晶体管的电流的变化；以及第二比较器，所述第二比较器感测通过所述第二监测晶体管的电流的变化，其中，通过所述第一监测晶体管的电流的变化通过电阻器被转换成第一监测电压并被输入到所述第一比较器的第一输入端子，并且通过所述第二监测晶体管的电流的变化通过电阻器被转换成第二监测电压并被输入到所述第二比较器的第一输入端子，其中，给定的基准电压被馈送到所述第一比较器的第二输入端子和所述第二比较器的第二输入端子，并且其中，所述第一比较器通过放大所述第一监测电压和所述基准电压之间的差来改变所述第一电压，并且所述第二比较器通过放大所述第二监测电压和所述基准电压之间的差来改变所述第二电压。6.一种显示装置，该显示装置包括：显示面板，所述显示面板包括数据线和选通线；以及选通驱动电路，所述选通驱动电路通过输出端子来将选通脉冲馈送到所述选通线，所述选通驱动电路包括：第一级，所述第一级被配置为通过当在通过第一起始端子接收到...

【专利技术属性】
技术研发人员：李正贤，文泰雄，金莲京，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：韩国,KR