一种SSD启动控制设备以及方法技术

本发明专利技术公开了一种SSD启动控制设备及方法，包括：主控芯片、CPLD芯片以及多个存储芯片；其中，主控芯片与CPLD芯片相连，CPLD芯片分别与多个存储芯片相连；在写入启动代码时，主控芯片将启动代码发送至CPLD芯片，CPLD芯片将接收到的数据分为与存储芯片数量相同的多个部分，并且将各个部分并行写入至多个存储芯片；在读取启动代码时，CPLD芯片并行从多个存储芯片中读取启动代码，并将读取到的数据发送至主控芯片，以实现SSD的启动。本申请利用CPLD内部模块并行工作的特性以及CPLD与主控芯片时钟频率远高于存储芯片的特点，减少了主控芯片读取启动代码所需的时间，从而大幅降低了SSD的启动时间。

A SSD boot control device and method

Equipment and method, the invention discloses a method for controlling SSD consists of a main control chip, CPLD chip and a plurality of memory chips; wherein, the main control chip is connected with the CPLD chip and CPLD chip are respectively connected with a plurality of memory chips; write in the startup code, the master chip boot code is sent to the CPLD chip. A part of the CPLD chip the number of received data into the memory chip and the same, and each component will be written to the plurality of parallel memory chips; in reading the boot code, CPLD chip parallel read boot code from multiple memory chips, the data sent to the main control chip and read, in order to achieve SSD start. This application utilizes the characteristics of parallel operation of CPLD internal module, and the clock frequency of CPLD and main chip is much higher than that of memory chip. It reduces the time required for the master chip to read and start code, thus greatly reducing the startup time of SSD.

【技术实现步骤摘要】
一种SSD启动控制设备以及方法
本专利技术涉及计算机存储
，特别是涉及一种SSD启动控制设备以及方法。
技术介绍
固态硬盘(SolidStateDrives，SSD)是用固态电子存储芯片阵列而制成的硬盘，由控制单元和存储单元(FLASH芯片、DRAM芯片)组成。固态硬盘具有传统机械硬盘不具备的快速读写、质量轻、能耗低以及体积小等特点。NVMe标准是为SSD建立的新的存储规范标准，NVMe标准使SSD支持PCIe总线进行数据交互，并支持SMBus总线或I2C总线作为带外管理接口。影响SSD启动时间的因素包括SSD电源建立时间、主控启动代码(BootLoader)加载时间及系统初始化时间。由于电源技术的发展，SSD电源建立时间已经缩短到毫秒级，而且随着主控、存储介质芯片的时钟频率不断提高，系统初始化时间也已经大幅缩短，因此，主控芯片启动代码加载时间已经成了制约SSD启动速度的主要因素。主控芯片的启动代码通常存储在EEPROM或NorFLASH等非易失性存储芯片中，电源建立之后，主控芯片通过串行总线(通常为SPI总线或I2C总线)从存储芯片中读取启动代码，SSD的功能越丰富，则启动代码的代码量越大，在串行总线的时钟频率一定的情况下，启动代码的加载时间越长，由于目前EEPROM或NorFLASH存储芯片支持的串行总线时钟频率一般只有几M到几十M，远低于主控芯片的时钟频率，因此启动代码的加载时间可能长达数秒甚至数十秒。因此，如何降低SSD的启动时间是本领域技术人员亟待解决的技术问题。
技术实现思路
本专利技术的目的是提供一种SSD启动控制设备及方法，以解决现有SSD启动时间较长的问题。为解决上述技术问题，本专利技术提供一种SSD启动控制设备，包括：主控芯片、CPLD芯片以及多个存储芯片；其中，所述主控芯片与所述CPLD芯片相连，所述CPLD芯片分别与多个所述存储芯片相连；在写入启动代码时，所述主控芯片将启动代码发送至所述CPLD芯片，所述CPLD芯片将接收到的数据分为与所述存储芯片数量相同的多个部分，并且将各个部分并行写入至多个所述存储芯片；在读取启动代码时，所述CPLD芯片并行从多个所述存储芯片中读取启动代码，并将读取到的数据发送至所述主控芯片，以实现SSD的启动。可选地，所述存储芯片为两片，所述CPLD芯片将所述启动代码分为两个部分，将奇数字节的数据写入到第一存储芯片，将偶数字节的数据写入到第二存储芯片。可选地，所述主控芯片通过第一串行总线与所述CPLD芯片连接。可选地，所述第一串行总线为SMBus总线或I2C总线。可选地，所述CPLD芯片通过第二串行总线分别与多个所述存储芯片连接。可选地，所述第二串行总线为SPI总线或I2C总线。可选地，所述CPLD芯片与所述主控芯片之间的串行总线时钟频率为所述CPLD芯片与所述存储芯片之间的串行总线时钟频率的两倍以上。本专利技术还提供了一种SSD启动控制方法，包括：在写入启动代码时，主控芯片将启动代码发送至CPLD芯片，所述CPLD芯片将接收到的数据分为与存储芯片数量相同的多个部分，并且将各个部分并行写入至多个所述存储芯片；在读取启动代码时，所述CPLD芯片并行从多个所述存储芯片中读取启动代码，并将读取到的数据发送至所述主控芯片，以实现SSD的启动。可选地，所述CPLD芯片将接收到的数据分为与存储芯片数量相同的多个部分，并且将各个部分并行写入至多个所述存储芯片包括：所述存储芯片为两片，所述CPLD芯片将所述启动代码分为两个部分，将奇数字节的数据写入到第一存储芯片，将偶数字节的数据写入到第二存储芯片。本专利技术所提供的SSD启动控制设备，包括：主控芯片、CPLD芯片以及多个存储芯片；其中，主控芯片与CPLD芯片相连，CPLD芯片分别与多个存储芯片相连；在写入启动代码时，主控芯片将启动代码发送至CPLD芯片，CPLD芯片将接收到的数据分为与存储芯片数量相同的多个部分，并且将各个部分并行写入至多个存储芯片；在读取启动代码时，CPLD芯片并行从多个存储芯片中读取启动代码，并将读取到的数据发送至主控芯片，以实现SSD的启动。本申请利用CPLD内部模块并行工作的特性以及CPLD与主控芯片时钟频率远高于存储芯片的特点，减少了主控芯片读取启动代码所需的时间，从而大幅降低了SSD的启动时间。此外，本申请还提供了一种具有上述技术优点的SSD启动控制方法。附图说明为了更清楚的说明本专利技术实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术所提供的SSD启动控制设备的一种具体实施方式的结构框图；图2为本专利技术所提供的SSD启动控制设备的另一种具体实施方式的结构框图；图3为本专利技术实施例提供的SSD启动控制方法的流程图。具体实施方式为了使本
的人员更好地理解本专利技术方案，下面结合附图和具体实施方式对本专利技术作进一步的详细说明。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术所提供的SSD启动控制设备的一种具体实施方式的结构框图如图1所示，该设备包括：主控芯片1、CPLD芯片2以及多个存储芯片3；其中，所述主控芯片1与所述CPLD芯片2相连，所述CPLD芯片2分别与多个所述存储芯片3相连；在写入启动代码时，所述主控芯片1将启动代码发送至所述CPLD芯片2，所述CPLD芯片2将接收到的数据分为与所述存储芯片3数量相同的多个部分，并且将各个部分并行写入至多个所述存储芯片3；在读取启动代码时，所述CPLD芯片2并行从多个所述存储芯片3中读取启动代码，并将读取到的数据发送至所述主控芯片1，以实现SSD的启动。需要指出的是，本申请实施例中存储芯片可以为多个，不限于其数量。作为一种具体实施方式，可以使用两片存储芯片来存储系统启动代码。本申请采用CPLD芯片作为SSD的带外管理芯片，并作为启动代码存储芯片与主控芯片之间数据传输的中转。进一步地，可以为CPLD芯片对主控和存储芯片各配置一个串行通信总线接口，与主控通信的串行总线接口时钟频率为与存储芯片通信时钟频率的两倍。本专利技术所提供的SSD启动控制设备，包括：主控芯片、CPLD芯片以及多个存储芯片；其中，主控芯片与CPLD芯片相连，CPLD芯片分别与多个存储芯片相连；在写入启动代码时，主控芯片将启动代码发送至CPLD芯片，CPLD芯片将接收到的数据分为与存储芯片数量相同的多个部分，并且将各个部分并行写入至多个存储芯片；在读取启动代码时，CPLD芯片并行从多个存储芯片中读取启动代码，并将读取到的数据发送至主控芯片，以实现SSD的启动。本申请利用CPLD内部模块并行工作的特性以及CPLD与主控芯片时钟频率远高于存储芯片的特点，减少了主控芯片读取启动代码所需的时间，从而大幅降低了SSD的启动时间。作为一种具体实施方式，本申请中存储芯片可以具体为两片。CPLD芯片将所述启动代码分为两个部分，将奇数字节的数据写入到第一存储芯片，将偶数字节的数据写入到第二存储本文档来自技高网...

【技术保护点】
一种SSD启动控制设备，其特征在于，包括：主控芯片、CPLD芯片以及多个存储芯片；其中，所述主控芯片与所述CPLD芯片相连，所述CPLD芯片分别与多个所述存储芯片相连；在写入启动代码时，所述主控芯片将启动代码发送至所述CPLD芯片，所述CPLD芯片将接收到的数据分为与所述存储芯片数量相同的多个部分，并且将各个部分并行写入至多个所述存储芯片；在读取启动代码时，所述CPLD芯片并行从多个所述存储芯片中读取启动代码，并将读取到的数据发送至所述主控芯片，以实现SSD的启动。

【技术特征摘要】
1.一种SSD启动控制设备，其特征在于，包括：主控芯片、CPLD芯片以及多个存储芯片；其中，所述主控芯片与所述CPLD芯片相连，所述CPLD芯片分别与多个所述存储芯片相连；在写入启动代码时，所述主控芯片将启动代码发送至所述CPLD芯片，所述CPLD芯片将接收到的数据分为与所述存储芯片数量相同的多个部分，并且将各个部分并行写入至多个所述存储芯片；在读取启动代码时，所述CPLD芯片并行从多个所述存储芯片中读取启动代码，并将读取到的数据发送至所述主控芯片，以实现SSD的启动。2.如权利要求1所述的SSD启动控制设备，其特征在于，所述存储芯片为两片，所述CPLD芯片将所述启动代码分为两个部分，将奇数字节的数据写入到第一存储芯片，将偶数字节的数据写入到第二存储芯片。3.如权利要求1或2所述的SSD启动控制设备，其特征在于，所述主控芯片通过第一串行总线与所述CPLD芯片连接。4.如权利要求3所述的SSD启动控制设备，其特征在于，所述第一串行总线为SMBus总线或I2C总线。5.如权利要求3所述的SSD启动控制设备，其特征在于，所述CPLD芯片通...

【专利技术属性】
技术研发人员：徐玉坤，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41