一种防高压功能的解码器制造技术

本实用新型专利技术公开了一种防高压功能的解码器，包括控制器和VLD结构，所述控制器的双向端口通过控制线与接收机相连接，所述行列变换存储器的输出端通过数据转换器与控制单元相连接，所述控制单元的输入端连接有SDRAM存储器，所述移位寄存器的输入端还连接有信号处理器，所述控制器的输出端口还连接有VLD结构，所述VLD结构包括并行算法器，所述并行算法器的输出端通过序列控制器与PLA解码器相连接，在PLA解码器的输入端还连接有码表，采用部分并行结构兼顾串行结构和并行结构的特点，在串行结构的基础上对CFU、VFU进行适当的复用，可以使吞吐量成倍提高，提高编码器的使用效率，且整个装置结构设计简单，硬件功耗较小。

A decoder for anti HV function

【技术实现步骤摘要】
一种防高压功能的解码器
本技术涉及解码器
，具体为一种防高压功能的解码器。
技术介绍
数字信号在信道传输中往往由于各种原因，使得在传送的数据流中产生误码，从而使接收端产生图象跳跃、不连续、出现马赛克等现象，所以通过信道编码这一环节，对数码流进行相应的处理，使系统具有一定的纠错能力和抗干扰能力，可极大地避免码流传送中误码的发生，提高数据传输效率，降低误码率是信道编码的任务，信道编码的本质是增加通信的可靠性，但信道编码会使有用的信息数据传输减少，信道编码的过程是在源数据码流中加插一些码元，从而达到在接收端进行判错和纠错的目的，同样，在带宽固定的信道中，总的传送码率也是固定的，由于信道编码增加了数据量，其结果只能是以降低传送有用信息码率为代价了，将有用比特数除以总比特数就等于编码效率了，不同的编码方式，其编码效率有所不同。
技术实现思路
为实现上述目的，本技术提供如下技术方案：一种防高压功能的解码器，包括控制器和VLD结构，所述控制器的双向端口通过控制线与接收机相连接，所述接收机的输出端通过数据选择器与行列变换存储器相连接，所述行列变换存储器的输出端通过数据转换器与控制单元相连接，所述控制单本文档来自技高网...

【技术保护点】
一种防高压功能的解码器，其特征在于：包括控制器（1）和VLD结构（4），所述控制器（1）的双向端口通过控制线与接收机（5）相连接，所述接收机（5）的输出端通过数据选择器（6）与行列变换存储器（7）相连接，所述行列变换存储器（7）的输出端通过数据转换器（10）与控制单元（13）相连接，所述控制单元（13）的输入端连接有SDRAM存储器（23），所述控制单元（13）的输入端还通过移位寄存器（12）与原始码流（14）相连接，所述移位寄存器（12）的输入端还连接有信号处理器（11），所述控制器（1）的输出端口还连接有VLD结构（4），所述VLD结构（4）包括并行算法器（15），所述并行算法器（15）的...

【技术特征摘要】
1.一种防高压功能的解码器，其特征在于：包括控制器（1）和VLD结构（4），所述控制器（1）的双向端口通过控制线与接收机（5）相连接，所述接收机（5）的输出端通过数据选择器（6）与行列变换存储器（7）相连接，所述行列变换存储器（7）的输出端通过数据转换器（10）与控制单元（13）相连接，所述控制单元（13）的输入端连接有SDRAM存储器（23），所述控制单元（13）的输入端还通过移位寄存器（12）与原始码流（14）相连接，所述移位寄存器（12）的输入端还连接有信号处理器（11），所述控制器（1）的输出端口还连接有VLD结构（4），所述VLD结构（4）包括并行算法器（15），所述并行算法器（15）的输出端通过序列控制器（17）与PLA解码器（18）相连接，在PLA解码器（18）的...

【专利技术属性】
技术研发人员：黄春梅，
申请(专利权)人：东莞春皓宇韵电子有限公司，
类型：新型
国别省市：广东,44