n制造技术

本发明专利技术涉及一种n

【技术实现步骤摘要】
n+-Si/i-Ge/p+-Ge结构PIN光电探测器及其制备方法
本专利技术涉及集成电路
，特别涉及一种n+-Si/i-Ge/p+-Ge结构PIN光电探测器及其制备方法。
技术介绍
半导体光探测器是通信系统中的关键器件之一，其作用是将光信号转化为电信号。高速光纤通信系统要求半导体光探测器也具有更高的速率，集成化的发展趋势要求半导体光探测与其他光电器件集成。所以高性能光探测器的研究有着非常重要的意义。以现有的工艺技术，Si基光电集成接收芯片一直是人们追求的目标。InGaAs/InP等III-V族半导体材料制备的探测器量子效率高、暗电流小并已进入产业化阶段，但其价格昂贵、导热性能和机械性能较差以及与现有的成熟的Si工艺兼容性差等缺点限制了其在Si基光电集成技术中的应用。Ge禁带宽度约为0.67eV，对光通信中C波段(1528一1560nm)的光信号有较好的响应特性。特别是Ge材料的价格低廉以及与现有的Si工艺完全兼容，因此，研究和制备以Ge为基础的光电探测器引起了人们极大的兴趣。GePIN光探测器作为一种新型光探测其结构，由于有本征区的存在，因而有响应度高，响应速度快的优点。其工作偏压低，输入阻抗高，工作频率大，制作技术与半导体平面技术兼容。因此，GePIN光探测器值得关注。此外，为了提高器件性能的同时降低成本，制备Ge光电探测器的衬底材料选取也值得研究。直接选择Ge材料作为衬底将会增大器件的制造成本，与Ge材料相比，Si在地壳中储量巨大，获取方便且便宜，而且，Si的机械强度和热性质比Ge更好。然而，由于Si与Ge之间存在晶格失配，在Si衬底上的Ge外延材料中存在较高密度的位错，导致Ge光电探测器暗电流特性变差，限制了器件的发展。为了降低成本，提高器件性能，我们选择在Si衬底上外延一层Ge薄膜所形成的虚Ge衬底上生长高质量的Ge外延。然而，由于Si与Ge之间存在4.2％的晶格失配，Ge/Si虚衬底技术实现难度大。目前，Si衬底上制备Ge外延层相对成熟，也是最常见的方法是两步生长法。但两步生长法仍然无法解决Ge外延层中大量螺位错的出现，所以还常需要结合循环退火工艺以减小Ge外延层螺位错密度。然而，循环退火工艺会出现Si-Ge互扩问题。另外，循环退火工艺的引入在减小位错密度的同时，还会导致Ge/Si缓冲层表面粗糙度的增加。同时，该方法还存在工艺周期长，热预算高等缺点。
技术实现思路
因此，为解决现有技术存在的技术缺陷和不足，本专利技术提出一种n+-Si/i-Ge/p+-Ge结构PIN光电探测器及其制备方法。具体地，本专利技术一个实施例提出的一种n+-Si/i-Ge/p+-Ge结构PIN光电探测器的制备方法，包括：S101、选取掺杂浓度为5×1018cm-3的P型Si衬底材料；S102、在275℃～325℃温度下，利用CVD工艺在所述单晶Si衬底上生长厚度为40～50nm的Ge籽晶层；S103、在500℃～600℃温度下，利用CVD工艺在在所述Ge籽晶层表面生长厚度为150～250nm的Ge主体层；S104、在600℃温度下，利用减压CVD工艺在所述本征Ge层表面生长厚度为70nm的本征Si层；S105、将包括所述单晶Si衬底、所述Ge籽晶层、所述Ge主体层及所述第一Si层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，形成晶化Ge层；S106、利用CVD工艺在本征Si层的局部区域淀积厚度为400nm的SiO2层；S107、对Si层进行掺杂，注入浓度为1×1020cm-3的磷离子形成N型Si掺杂区；S108、在600℃氮气环境下热退火30min；S109、利用原子层外延工艺在整个衬底表面局部区域生长厚度为100nm的Al材料，以形成所述PIN光电探测器。本专利技术另一个实施例提出的一种n+-Si/i-Ge/p+-Ge结构PIN光电探测器，包括：P型单晶Si衬底、本征晶化Ge层、N型Si层及SiO2层。本专利技术再一个实施例提出的一种n+-Si/i-Ge/p+-Ge结构PIN光电探测器的制备方法，包括：选取Si衬底；第一温度范围下，在所述Si衬底表面生长Ge籽晶层；第二温度范围下，在所述Ge籽晶层表面生长Ge主体层；在所述Ge主体层表面生长Si层；将整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，形成晶化Ge层；在所述本征Si层淀积局部区域的SiO2层；采用离子注入工艺在所述本征Si层表面注入离子形成N型掺杂区；在整个衬底表面淀积Al材料，以形成所述PIN光电探测器。在本专利技术的一个实施例中，所述第一温度范围为：275℃～325℃；所述第二温度范围为：500℃～600℃。在本专利技术的一个实施例中，在所述晶化Ge层制备表面本征Si层，包括：利用减压CVD工艺在所述本征Ge层表面生长所述本征Si层。在本专利技术的一个实施例中，采用离子注入工艺在所述本征Si层表面注入离子形成N型掺杂区，包括：利用CVD工艺在所述本征Si层表面淀积SiO2层；利用干法刻蚀工艺刻蚀局部区域的所述SiO2层，形成有源区；采用离子注入工艺形成所述N型掺杂区。在本专利技术的一个实施例中，采用离子注入工艺在所述本征Si层表面注入离子形成N型掺杂区之后，还包括：在600℃氮气环境下热退火30min，以对所述N型掺杂区中的杂质进行激活。本专利技术又一个实施例提出的一种n+-Si/i-Ge/p+-Ge结构PIN光电探测器，包括：P型单晶Si衬底、本征晶化Ge层、N型Si层及SiO2层；其中，所述n+-Si/i-Ge/p+-Ge结构PIN光电探测器由上述实施例所述的方法制备形成。基于此，本专利技术具备如下优点：1)本专利技术采用的激光晶化工艺具有选择性高，控制精度高，晶化速度快，工艺步骤简单，工艺周期短，热预算低等优点；2)本专利技术通过连续激光辅助晶化Ge/Si虚衬底，可有效降低Ge/Si虚衬底的位错密度和表面粗糙度，进而减小探测器的暗电流；3)本专利技术以Si层作为激光晶化的保护层，此外Si层进行磷离子注入后还可以作为GePIN光探测器的N区，简化了工艺步骤。通过以下参考附图的详细说明，本专利技术的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本专利技术的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。附图说明下面将结合附图，对本专利技术的具体实施方式进行详细的说明。图1为本专利技术实施例提供的一种n+-Si/i-Ge/p+-Ge结构PIN光电探测器制备方法的示意图；图2为本专利技术实施例提供的一种激光晶化工艺的示意图；图3为本专利技术实施例提供的一种激光晶化装置的结构示意图；图4a-图4i为本专利技术实施例提供的一种n+-Si/i-Ge/p+-Ge结构PIN光电探测器制备方法的工艺结构示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。实施例一请参见图1，图1为本本文档来自技高网...

【技术保护点】
一种n

【技术特征摘要】
1.一种n+-Si/i-Ge/p+-Ge结构PIN光电探测器的制备方法，其特征在于，包括：S101、选取掺杂浓度为5×1018cm-3的P型Si衬底材料；S102、在275℃～325℃温度下，利用CVD工艺在所述单晶Si衬底上生长厚度为40～50nm的Ge籽晶层；S103、在500℃～600℃温度下，利用CVD工艺在在所述Ge籽晶层表面生长厚度为150～250nm的Ge主体层；S104、利用CVD工艺在所述Ge主体层表面上淀积厚度为70nm第二Si层；S105、将包括所述单晶Si衬底、所述Ge籽晶层、所述Ge主体层及所述第二Si层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，形成晶化Ge层；S106、利用减压CVD工艺在所述刻蚀区域表面生长厚度为400nmSiO2层；S107、采用离子注入工艺，在第二Si层注入浓度为1×1020cm-3的磷离子，形成N型Si掺杂区；S108、在600℃氮气环境下热退火30min；S109、利用原子层外延工艺在整个衬底表面局部区域生长厚度为100nm的Al材料，以形成所述n+-Si/i-Ge/p+-Ge结构PIN光电探测器。2.一种n+-Si/i-Ge/p+-Ge结构PIN光电探测器，其特征在于，包括：单晶Si衬底、本征晶化Ge层、Ge层、N型Si层；其中，所述PIN光电探测器由权利要求1所述的方法制备形成。3.一种n+-Si/i-Ge/p+-Ge结构PIN光电探测器的制备方法，其特征在于，包括...

【专利技术属性】
技术研发人员：张洁，宋建军，包文涛，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61