基于FPGA的DI动态诊断电路制造技术

一种基于FPGA的DI动态诊断电路，涉及信号诊断技术领域，所解决的是降低诊断错误率的技术问题。该电路包括主控制器、采样光耦、断线检测光耦、切换继电器、第一控制开关、第二控制开关；所述主控制器为FPGA芯片，主控制器通过第一控制开关、第二控制开关、切换继电器的配合，来控制采样光耦及断线检测光耦的输入侧信号；主控制器通过采样光耦及断线检测光耦的输出侧信号来实现对DI通道的动态诊断。本发明专利技术提供的电路，适用于DCS领域的控制对象保护系统。

【技术实现步骤摘要】
基于FPGA的DI动态诊断电路
本专利技术涉及信号诊断技术，特别是涉及一种基于FPGA的DI动态诊断电路的技术。
技术介绍
在DCS（分布式控制系统）领域，有些设备需要实现对控制对象的保护，如汽轮机的跳机保护，这种保护系统在执行安全保护时需要根据被保护对象的数字信号状态来决定是否执行安全保护措施（如汽轮机跳机）。在实际应用中执行跳机动作意味着出现重大错误或者故障，因此现场除了在定期实验时一般不会发生跳机事件，这也就是说用于判断是否跳机的数字信号长期处于一种状态，长期保持高电平或低电平状态，作为设备本身如果不具有诊断电路，在真正有跳机信号输入时就不能保证DI通道是否还处于正常工作状态。从而能够执行安全保护措施，这是非常危险的。这就要求执行安全功能的DI通道必须周期性的执行自诊断，且这种诊断能够识别出DI通道的锁死（stuckat）故障。但是，现有的诊断方式都是采用软件诊断方式，诊断错误率较高，而且通道的诊断覆盖率较低，无法实现对DI通道全面的检测，也无法检测出线缆的断线故障。
技术实现思路
针对上述现有技术中存在的缺陷，本专利技术所要解决的技术问题是提供一种检测信号可动态变化，能检测出信号锁死故障，并且诊断错误率低，通道的诊断覆盖率高的基于FPGA的DI动态诊断电路。为了解决上述技术问题，本专利技术所提供的一种基于FPGA的DI动态诊断电路，其特征在于：包括主控制器、采样光耦、断线检测光耦、切换继电器、第一控制开关、第二控制开关；所述主控制器为FPGA芯片，主控制器的采样信号输出端接到第一控制开关的控制端，主控制器的切换信号输出端接到第二控制开关的控制端；所述切换继电器为单刀双掷继继电器，切换继电器的控制线圈通过第二控制开关接到电源，切换继电器的动触点接地，切换继电器的第一静触点通过第一控制开关接到采样光耦的输入侧负端，切换继电器的第二静触点串接一断线检测电阻到断线检测光耦的输入侧负端；所述采样光耦的输入侧正端串接一压降管到正电源，采样光耦的输入侧负端接到断线检测光耦的输入侧负端，采样光耦的输出侧正端接到正电源，采样光耦的输出侧负端接到主控制器的激励信号输入端；所述断线检测光耦的输入侧正端接到正电源，断线检测光耦的输出侧负端接到主控制器的断线信号输入端。本专利技术提供的基于FPGA的DI动态诊断电路，基于FPGA实现DI通道的诊断，FPGA是硬件方式运行不会产生软件常见的错误，具有诊断错误率低的特点，而且激励信号在DI通道外侧加入，能够诊断出整个DI通道上的所有问题，还能实现外部线缆断线诊断，在外部线缆断线时能够立刻被检测出，通道的诊断覆盖率较高。附图说明图1是本专利技术实施例的基于FPGA的DI动态诊断电路的电路图。具体实施方式以下结合附图说明对本专利技术的实施例作进一步详细描述，但本实施例并不用于限制本专利技术，凡是采用本专利技术的相似结构及其相似变化，均应列入本专利技术的保护范围，本专利技术中的顿号均表示和的关系。如图1所示，本专利技术实施例所提供的一种基于FPGA的DI动态诊断电路，其特征在于：包括主控制器U1、采样光耦G1、断线检测光耦G2、切换继电器J1、第一控制开关Q1、第二控制开关Q2；所述主控制器U1为FPGA芯片，主控制器的采样信号输出端接到第一控制开关Q1的控制端，主控制器U1的切换信号输出端接到第二控制开关Q2的控制端；所述切换继电器J1为单刀双掷继继电器，切换继电器的控制线圈通过第二控制开关Q2接到电源，切换继电器的动触点接地，切换继电器的第一静触点通过第一控制开关Q1接到采样光耦G1的输入侧负端，切换继电器的第二静触点串接一断线检测电阻R1到断线检测光耦G2的输入侧负端；所述采样光耦G1的输入侧正端串接一压降管D1到正电源，采样光耦G1的输入侧负端接到断线检测光耦G2的输入侧负端，采样光耦G1的输出侧正端接到正电源，采样光耦G1的输出侧负端接到主控制器U1的激励信号输入端；所述断线检测光耦G2的输入侧正端接到正电源,断线检测光耦G2的输出侧负端接到主控制器U1的断线信号输入端。本专利技术实施例的工作原理如下：主控制器U1通过第二控制开关Q2来控制切换继电器J1动作，当切换继电器J1的动触点与第一静触点闭合时，主控制器U1进入通道诊断状态，当切换继电器J1的动触点与第二静触点闭合时，主控制器U1进入非通道诊断状态；在通道检测状态下（固定周期进入，如每2小时一次），主控制器U1产生激励脉冲，此脉冲不是简单的方波，而是特有的长短间隔及二进制数字含义的波形，此脉冲控制第一控制开关Q1的通断来产生DI通道的激励，从而可以通过采样光耦G1和主控制器U1接收到这个激励信号，在此期间，外部现场开关N1和断线检测电阻R1被断开被隔离，DI通道不响应外部输入信号，避免外部信号对诊断的干扰。在非通道检测状态下，通过在DI通道上串联压降管D1抬升DI通道的开启电压，与断线检测光耦G2的开启电压产生不同，在正常情况下因为断线检测电阻R1的存在，断线检测光耦G2一直处于导通状态，在外部现场开关N1发生断开时，断线检测光耦G2才会截止，此时可以判断线缆故障，这个过程中正常的DI通道因为压降管D1的存在不会开启,除非外部现场开关N1发生闭合动作才会导通，从而采样到开关动作。本文档来自技高网...

【技术保护点】
一种基于FPGA的DI动态诊断电路，其特征在于：包括主控制器、采样光耦、断线检测光耦、切换继电器、第一控制开关、第二控制开关；所述主控制器为FPGA芯片，主控制器的采样信号输出端接到第一控制开关的控制端，主控制器的切换信号输出端接到第二控制开关的控制端；所述切换继电器为单刀双掷继继电器，切换继电器的控制线圈通过第二控制开关接到电源，切换继电器的动触点接地，切换继电器的第一静触点通过第一控制开关接到采样光耦的输入侧负端，切换继电器的第二静触点串接一断线检测电阻到断线检测光耦的输入侧负端；所述采样光耦的输入侧正端串接一压降管到正电源，采样光耦的输入侧负端接到断线检测光耦的输入侧负端，采样光耦的输出侧正端接到正电源，采样光耦的输出侧负端接到主控制器的激励信号输入端；所述断线检测光耦的输入侧正端接到正电源，断线检测光耦的输出侧负端接到主控制器的断线信号输入端。

【技术特征摘要】
1.一种基于FPGA的DI动态诊断电路，其特征在于：包括主控制器、采样光耦、断线检测光耦、切换继电器、第一控制开关、第二控制开关；所述主控制器为FPGA芯片，主控制器的采样信号输出端接到第一控制开关的控制端，主控制器的切换信号输出端接到第二控制开关的控制端；所述切换继电器为单刀双掷继继电器，切换继电器的控制线圈通过第二控制开关接到电源，切换继电器的动触点接地，切换继电器的第一静触...

【专利技术属性】
技术研发人员：王巍，田钢，潘清，王洪淼，靳子洋，
申请(专利权)人：国核自仪系统工程有限公司，
类型：发明
国别省市：上海,31