The invention discloses a neuron circuit with steady-state plasticity based on memristor including excitation module, pulse generating module and feedback module; the signal input module receives the excitation pulse input before producing neurons, according to an input pulse output excitation pulse; pulse generating module is connected to the input end of the output excitation module end, according to the excitation pulse trigger corresponding excited pulse, second output feedback module connected to input end of pulse generating module, output feedback module is connected to the feedback input excitation module, feedback module for exciting pulse frequency and pulse frequency were compared with intrinsic neurons, and according to the output the feedback voltage corresponding comparison results. The invention can realize a negative feedback mechanism in the biological nervous system homeostasis plasticity, which can adjust the excitability frequency of neurons and adjust the excitation frequency to the intrinsic excitation frequency of neurons.
【技术实现步骤摘要】
一种基于忆阻器的具有稳态可塑性的神经元电路
本专利技术属于新兴的电路技术应用领域,更具体地,涉及一种基于忆阻器的具有稳态可塑性的神经元电路。
技术介绍
在生物神经系统中,神经元与神经突触相互连接并传递信息。神经活动可以通过长时程增强效应(LTP)和长时程抑制效应(LTD)增强或减弱神经元之间的突触连接,然而这种正反馈调节机制的持续作用可能会导致神经网络的过度兴奋或过度抑制。为了避免这种情况的出现,神经系统中还存在另外一种与LTP和LTD互补的负反馈调节机制,即稳态可塑性。稳态可塑性有两种表现形式,分别存在于突触和神经元中。存在于神经元的稳态可塑性能够自适应调节神经元的兴奋频率,并保持在神经元的固有兴奋频率范围内,以实现负反馈调节功能。在神经形态计算研究领域中,通过电路器件或系统实现生物神经活动是重要研究方向,然而目前存在的对于生物神经系统可塑性的硬件实现,大多数是针对存在于生物突触中的稳态可塑性研究,很少有对存在于神经元的稳态可塑性研究。现有的具有稳态可塑性的神经元大多是由体积较大,无法大规模集成的传统CMOS集成。为了实现神经元的稳态可塑性,在相关研究中,一些学 ...
【技术保护点】
一种基于忆阻器的具有稳态可塑性的神经元电路,其特征在于,包括:激发模块(1),脉冲产生模块(2)和反馈模块(3);所述激发模块(1)的信号输入端用于接收前神经元产生的输入脉冲Vin,所述激发模块(1)用于根据所述输入脉冲Vin输出激发脉冲Vo1;所述脉冲产生模块(2)的输入端连接至所述激发模块(1)的输出端,所述脉冲产生模块(2)用于根据所述激发脉冲Vo1的触发产生相应的兴奋脉冲Vo2;所述脉冲产生模块(2)具有两个输出端,第一输出端用于输出兴奋脉冲Vo2;所述反馈模块(3)的输入端连接至所述脉冲产生模块(2)的第二输出端,所述反馈模块(3)的输出端连接至所述激发模块(1) ...
【技术特征摘要】
1.一种基于忆阻器的具有稳态可塑性的神经元电路,其特征在于,包括:激发模块(1),脉冲产生模块(2)和反馈模块(3);所述激发模块(1)的信号输入端用于接收前神经元产生的输入脉冲Vin,所述激发模块(1)用于根据所述输入脉冲Vin输出激发脉冲Vo1;所述脉冲产生模块(2)的输入端连接至所述激发模块(1)的输出端,所述脉冲产生模块(2)用于根据所述激发脉冲Vo1的触发产生相应的兴奋脉冲Vo2;所述脉冲产生模块(2)具有两个输出端,第一输出端用于输出兴奋脉冲Vo2;所述反馈模块(3)的输入端连接至所述脉冲产生模块(2)的第二输出端,所述反馈模块(3)的输出端连接至所述激发模块(1)的反馈输入端,所述反馈模块(3)用于将所述兴奋脉冲Vo2的频率与神经元固有脉冲频率finherent进行比较,并根据比较结果输出相应的反馈电压Vo3。2.如权利要求1所述的神经元电路,其特征在于,所述激发模块(1)包括:忆阻器Rm,电阻R1,CMOS传输门TG,电容C1,第一运算放大器A1,第二运算放大器A2,第一开关S0,第二开关S1和第三开关S2;所述第一开关S0的一端作为所述激发模块(1)的信号输入端,所述第一开关S0的另一端与所述忆阻器Rm的一端相连,所述忆阻器Rm的另一端与所述第一运算放大器A1的反相输入端相连,所述第一运算放大器A1的同相输入端与所述脉冲产生模块(2)的第一输出端相连;所述第二开关S1的一端与所述忆阻Rm的一端相连,所述第二开关S1的另一端接地;所述第三开关S2的一端与所述忆阻器Rm的另一端端相连,所述第三开关S2的另一端作为所述激发模块(1)的反馈输入端;所述COMS传输门和所述电阻R1串联后与所述电容C1并联,再将其并联在所述第一运算放大器A1的反相输入端和输出端之间;所述第一运算放大器A1的输出端与所述第二运算放大器A2的同相输入端相连,且所述第二运算放大器A2的反相输入端接入参考电压Vref,所述第二运算放大器A2的输出端作为所述激发模块(1)的输出端。3.如权利要求2所述的神经元电路,其特征在于,所述参考电压Vref小于神经元阈值电压VTH。4.如权利要求1或2所述的神经元电路,其特征在于,所述脉冲产生模块(2)包括:555B定时器,电阻R2,电阻R3,电阻R4,电容C2,电容C3,电容C4,第三运算放大器A3,供电电源Vcc1和运放供能电源Vcc2;所述电容C2的一端作为所述脉冲产生模块(2)的输入端,所述电容C2的另一端连接至所述555B定时器的触发端;所述供电电源Vcc1的负极接地,所述供电电源Vcc1的正极连接至所述555B定时器的电源端,所述供电电源Vcc1的正极还通过所述电阻R3连接至所述...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。