一种基于SDIO接口的FPGA板级通信装置及通信方法制造方法及图纸

本发明专利技术公开了一种基于SDIO接口的FPGA板级通信装置及通信方法，包括主机FPGA的SDIO Master模块与从机FPGA的SDIO slave模块；SDIO Master模块与SDIO slave模块间通过SDIO总线相连；其中，SDIO Master模块包括时钟单元、控制信号处理单元、第一命令控制单元、第一数据处理单元和FIFO存储单元；SDIO slave模块包括第二命令控制单元、第二数据处理单元和数据缓存单元；时钟单元直接驱动SDIO Master模块工作，同时作为时钟源驱动SDIO Slave模块工作；控制信号处理单元接收上位机或主机FPGA的控制命令并解析；第一数据处理单元和第二数据处理单元根据解析后的控制命令驱动数据在FIFO存储单元和数据缓存单元间进行传输。采用本发明专利技术的通信装置，数据在主机和从机FPGA间的传输速度可达到200Mbps，能满足大部分移动设备的高速数据传输需求。

A FPGA board level communication device and communication method based on SDIO interface

The invention discloses a SDIO interface FPGA board level communication device and a communication method based on SDIO, including the Master module and slave module from SDIO machine FPGA host FPGA; SDIO Master module and SDIO slave module are connected by SDIO bus; the SDIO Master module includes a clock unit and a control signal the first command processing unit, a control unit and a first data processing unit and a storage unit FIFO; SDIO slave module includes second command and control unit, the second data processing unit and data cache unit; the clock unit direct drive SDIO Master module, at the same time as the clock source driver SDIO Slave module; a control signal processing unit receives the control command the host computer or host FPGA analysis; the first data processing unit and data processing unit second driving data in FI according to the control command after the analysis The FO storage unit and the data cache unit are transmitted. The data transmission between the host and slave FPGA can reach 200Mbps by adopting the communication device of the invention, which can meet the high-speed data transmission needs of most mobile devices.

【技术实现步骤摘要】
一种基于SDIO接口的FPGA板级通信装置及通信方法
本专利技术属于FPGA嵌入式
，更具体地，涉及一种基于SDIO接口的FPGA板级通信装置及通信方法。
技术介绍
SDIO(SecureDigitalInputandOutputCard)协议由SD卡的协议演化升级而来，而SDIO接口是在SD标准上定义的一种外设接口，它具有很强的扩展性和较快的传输速度，标准模式速率为100Mbps，高速模式速率为200Mbps；它还支持即插即用，为移动设备提供了高速低功耗IO数据传输解决方案，在蓝牙、相机、GPS、无线WIFI等外设中具有广泛的应用。这些外设允许任何宿主设备与他们“通话”，只要它们都支持SDIO应用规范。FPGA与FPGA板级通信一般采用I2C、串行外设接口(SerialPeripheralInterface，SPI)、串口、以太网和serdes接口协议。I2C、SPI、串口协议速率较低，小于10Mbps，难以满足高速信号处理系统的需要，且收发包没有循环冗余校验(CyclicRedundancyCheck，CRC)，不能判断数据是否出错；而以太网和serdes外围电路复杂，高性本文档来自技高网...

【技术保护点】
一种基于SDIO接口的FPGA板级通信装置，其特征在于，包括主机FPGA的SDIO Master模块与从机FPGA的SDIO slave模块；SDIO Master模块与SDIO slave模块之间通过SDIO总线相连；其中，所述SDIO Master模块包括控制信号处理单元、第一命令控制单元、第一数据处理单元和FIFO存储单元；所述SDIO slave模块包括第二命令控制单元、第二数据处理单元和数据缓存单元；所述控制信号处理单元用于接收、回复上位机或主机FPGA的控制命令，并用于将控制命令解析为初始化命令和/或数据传输命令；所述第一命令控制单元用于执行初始化命令并将初始化命令发送至第二命令控...

【技术特征摘要】
1.一种基于SDIO接口的FPGA板级通信装置，其特征在于，包括主机FPGA的SDIOMaster模块与从机FPGA的SDIOslave模块；SDIOMaster模块与SDIOslave模块之间通过SDIO总线相连；其中，所述SDIOMaster模块包括控制信号处理单元、第一命令控制单元、第一数据处理单元和FIFO存储单元；所述SDIOslave模块包括第二命令控制单元、第二数据处理单元和数据缓存单元；所述控制信号处理单元用于接收、回复上位机或主机FPGA的控制命令，并用于将控制命令解析为初始化命令和/或数据传输命令；所述第一命令控制单元用于执行初始化命令并将初始化命令发送至第二命令控制单元；并用于将数据传输命令发送至第二命令控制单元和第一数据控制单元；所述第二命令控制单元用于执行初始化命令；并用于将数据传输命令发送至第二数据控制单元；所述第一数据处理单元和第二数据处理单元用于根据接收的数据传输命令驱动数据在FIFO存储单元和数据缓存单元间进行传输。2.如权利要求1所述的基于SDIO接口的板级通信装置，其特征在于，所述SDIO总线包括指令总线、数据总线和时钟总线，第一命令控制单元和第二命令控制单元通过所述指令总线相连；第一数据处理单元和第二数据处理单元通过所述数据总线相连；时钟单元通过所述时钟总线驱动SDIOSlave模块。3.如权利要求1所述的基于SDIO接口的板级通信装置，其特征在于，所述FIFO存储单元包括写FIFO和读FIFO；所述写FIFO用于缓存向SDIOslave模块发送的数据；所述读FIFO用于缓存从SDIOslave模块接收的数据。4.如权利要求3所述的基于SDIO接口的板级通信装置，其特征在于，所述第一数据处理单元用于根据接收的写数据命令提取写FIFO中的数据并传输至数据总线上；并用于根据接收的读数据命令接收数据总线上的数据并将其写入读FIFO；所述第二数据处理单元用于根据接收的写数据接收数据总线上的数据并存入的数据缓存单元中；并用于根据接收的读数据命令读取数据缓存单元中对应地址的数据并传输至数据总线上。5.如权利要求1或4所述的基于SDIO接口的板级通信装置，其特征在于，所述第一数据处理单元和第二数据处理单元以块为单位进行Byte数据传输，通过所述控制信号处理单...

【专利技术属性】
技术研发人员：邓志，许恩，彭骞，陈凯，沈亚非，
申请(专利权)人：武汉精测电子集团股份有限公司，
类型：发明
国别省市：湖北,42