用于混洗浮点或整数值的装置和方法制造方法及图纸

本申请描述用于混洗浮点或整数值的装置和方法，尤其描述了用于将来自源寄存器的数据元素混洗到目的地寄存器的装置和方法。例如，根据一个实施例的方法包括以下操作：读取存储在掩码数据结构中的每个掩码位，所述掩码数据结构包括和目的地寄存器的数据元素相关联的掩码位，其值可用于确定应在存储于第一源寄存器和第二源寄存器中的数据元素上执行掩码操作还是混洗操作；对于目的地寄存器的每个数据元素，如果和该数据元素关联的掩码位指示应执行混洗操作，则将来自第一源寄存器和第二源寄存器的数据元素混洗至目的地寄存器中的指定数据元素；且如果掩码位指示应执行掩码操作，则执行针对所述目的地寄存器的数据元素的指定掩码操作。

Devices and methods for mixing floating-point or integer values

This application describes the device and method for mixing floating-point or integer value, especially describes the device and method for shuffling data elements from the source register to the destination register in the future. For example, a method according to one embodiment includes the following operations: each mask stored in the mask in the data structure, data elements of the data structure includes a mask and the destination register associated with the mask, which can be used to determine the value should be stored in the first register source data elements and second source register in the implementation of the mask operation or shuffle operation; for each data element to register, if the data elements and associated bit mask indicating should perform the shuffle operation, data elements from the first source register and second source register mixed specified data elements to the destination register in the wash; and if bit mask instructions should execute masking operation, is executed according to the data element of the destination register of the specified mask operation.

【技术实现步骤摘要】
用于混洗浮点或整数值的装置和方法本申请是国际申请号为PCT/US2011/067087，国际申请日为2011/12/23，进入国家阶段的申请号为201180075873.3，题为“用于混洗浮点或整数值的装置和方法”的专利技术专利申请的分案申请。专利
本专利技术的实施例一般涉及计算机系统的领域。更具体地，本专利技术的实施例涉及用于在计算机处理器内混洗浮点或整数值的装置和方法。
技术介绍
通用背景指令集，或指令集架构(ISA)是涉及编程的计算机架构的一部分，并可以包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处理以及外部输入和输出(I/O)。在本文中术语指令一般指宏指令——即被提供给处理器(或指令转换器，该指令转换器(例如使用静态二进制翻译、包括动态编译的动态二进制翻译)翻译、变形、仿真、或以其他方式将指令转换成要由处理器处理的一个或多个指令))以用于执行的指令——而不是微指令或微操作(micro-op)——它们是处理器的解码器解码宏指令的结果。ISA与微架构不同，微架构是实现指令集的处理器的内部设计。带有不同的微架构的处理器可以共享共同的指令集。例如，奔腾四(Pe本文档来自技高网...

【技术保护点】
一种用于执行一个或多个指令以执行以下操作的处理器：读取存储在掩码数据结构中的每个掩码位，所述掩码数据结构包括和目的地寄存器的数据元素相关联的掩码位，所述掩码位的值可用于确定应在存储于第一源寄存器和第二源寄存器中的数据元素上执行掩码操作还是混洗操作；对于所述目的地寄存器的每个数据元素，如果和所述数据元素关联的掩码位指示应执行混洗操作，则将来自第一源寄存器和第二源寄存器的数据元素混洗至所述目的地寄存器中的指定数据元素；以及如果所述掩码位指示应执行掩码操作，则执行针对所述目的地寄存器的数据元素的指定掩码操作。

【技术特征摘要】
1.一种用于执行一个或多个指令以执行以下操作的处理器：读取存储在掩码数据结构中的每个掩码位，所述掩码数据结构包括和目的地寄存器的数据元素相关联的掩码位，所述掩码位的值可用于确定应在存储于第一源寄存器和第二源寄存器中的数据元素上执行掩码操作还是混洗操作；对于所述目的地寄存器的每个数据元素，如果和所述数据元素关联的掩码位指示应执行混洗操作，则将来自第一源寄存器和第二源寄存器的数据元素混洗至所述目的地寄存器中的指定数据元素；以及如果所述掩码位指示应执行掩码操作，则执行针对所述目的地寄存器的数据元素的指定掩码操作。2.如权利要求1所述的处理器，其特征在于，所指定的掩码操作包括将所述目的地寄存器中的数据元素的位设置为全部等于零。3.一种方法，包括：读取存储在掩码数据结构中的每个掩码位，所述掩码数据结构包括和目的地寄存器的数据元素相关联的掩码位，所述掩码位的值可用于确定应在存储于第一源寄存器和第二源寄存器中的数据元素上执行掩码操作还是混洗操作；对于所述目的地寄存器的每个数据元素，如果和所述数据元素关联的掩码位指示应执行混洗操作，则将来自第一源寄存器和第二源寄存器的数据元素混洗至所述目的地寄存器中的指定数据元素；以及如果所述掩码位指示应执行掩码操作，则执行针对所述目的地寄存器的所述数据元素的指定掩码操作。4.如权利要求3所述的方法，其特征在于，所指定的掩码操作包括将所述目的地寄存器中的数据元素的位设置为全部等于零。5.一种处理器，包括：用于读取存储在掩码数据结构中的每个掩码位的装置，所述掩码数据结构包括和目的地寄存器的数据元素相关联的掩码位，所述掩码位的值可用于确定...

【专利技术属性】
技术研发人员：R·凡伦天，E·乌尔德阿迈德瓦尔，J·考博尔，T·尤里尔，B·L·托尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US