电压控制电路制造技术

本发明专利技术提供一种电压控制电路，包括：电荷泵，用于产生电压，并给一输出端提供电压；检测单元，用于检测所述电荷泵提供给所述输出端的电压值；速率控制单元，用于依次向所述检测单元提供多个参考电压，当所述检测单元判断所述输出端的电压值达到接收的一个所述参考电压与一比例常数的乘积时，输出一逻辑信号到所述速率控制单元，所述速率控制单元根据所述逻辑信号延时输出另一个所述参考电压到所述检测单元；振荡器，接收所述逻辑信号，并控制所述电荷泵的输出。本发明专利技术中，输出端的电压逐渐升高，当达到某一预定的参考电压与一比例常数时，电压值维持一段时间的稳定，从而可以控制输出端电压上升的速率和时间。

Voltage control circuit

The invention provides a voltage control circuit, including charge pump for generating a voltage, and an output end to provide voltage; detection unit for detecting the charge pump voltage supplied to the output value; rate control unit, to turn to the detection unit provides a plurality of reference voltages, when the product of voltage of the detection unit judges whether the output value reached receives a reference voltage and a constant proportionality, outputs a logic signal to the rate control unit, the rate control unit according to the logic signal delay output another the reference voltage to the detector unit; oscillator receives the output logic signal, and controls the charge pump. In the invention, the voltage of the output terminal increases gradually. When reaching a predetermined reference voltage and a proportional constant, the voltage value maintains stability for a period of time, so that the speed and time of the voltage rise of the output terminal can be controlled.

【技术实现步骤摘要】
电压控制电路
本专利技术涉及存储器
，特别涉及一种电压控制电路。
技术介绍
非易失性存储器需要通过F-N隧道效应或者热电子效应将电荷转移到浮栅或绝缘层上，这一过程通常称为高压擦写，使用的电压一般为12伏至18伏。在闪存特别是低电压闪存器件中，往往需要通过电荷泵(ChargePump)来产生擦除电压。擦除电压产生过程中如果上升过快，往往会对存储器单元的隧道氧化膜或隔离氧化膜产生额外的冲击(Stress)，从而逐步引起损伤。这样的损伤往往会使浮栅或绝缘层内的电荷更易逃逸，从而产生了长期可靠性的问题。为减小非易失性存储器单元的擦除电压损伤以增加存储器的可靠性指标，如擦写次数和数据保存时间，需要存储器内置的高压发生器电荷泵的输出高压斜率可控，一般要求为几十微秒至上百微秒。传统的解决方案一般为简单的充放电控制，或者通过振荡器频率随电压变化做补偿，近似实现上升斜率的控制，或者，也有用输入时钟频率部分补偿上升速度的；另外还有通过其他复杂模拟电路的方法进行控制。前者的实现精度不够，会造成在一些应用条件下可靠性指标的下降，后者需要比较精准的设计，电路或者对工艺依赖大、或者需要较大的版图面积。
技术实现思路
本专利技术的目的在于，提供一种电压控制电路，解决现有技术中电压上升或下降的速率过快导致器件损伤的问题。为解决上述技术问题，本专利技术提供一种电压控制电路，包括：电荷泵，用于产生电压，并给一输出端提供电压；检测单元，用于检测所述电荷泵提供给所述输出端的电压值；速率控制单元，用于依次向所述检测单元提供多个参考电压，当所述检测单元判断所述输出端的电压值达到接收的一个所述参考电压与一比例常数的乘积时，输出一逻辑信号到所述速率控制单元，所述速率控制单元根据所述逻辑信号延时输出另一个所述参考电压到所述检测单元；振荡器，接收所述逻辑信号，并控制所述电荷泵的输出。可选的，所述速率控制单元包括：逻辑单元，接收所述逻辑信号，并输出多个开关信号；多个开关支路，每一所述开关支路连接一个所述参考电压，所述多个开关支路接收所述多个开关信号，根据所述多个开关信号导通其中一个所述开关支路，将所述一个开关支路上的参考电压输出到所述检测单元。可选的，每一所述开关支路包括：延时单元，连接于所述逻辑单元，接收所述开关信号，并输出延时开关信号；反相器，接收所述延时开关信号，并输出反相延时开关信号；选择开关，依次接收所述延时开关信号和所述反相延时开关信号，导通其中的某一选择开关，并输出该开关支路上的参考电压。可选的，所述输出端的电压值与导通的开关支路上的参考电压成正比，比值为所述比例常数。可选的，所述速率电压控制电路包括至少四个所述开关支路。可选的，所述多个开关支路的参考电压依次增大。可选的，所述选择开关为CMOS开关支路，包括第一PMOS晶体管和第一NMOS晶体管，所述第一PMOS晶体管的源极和所述第一NMOS晶体管的源极连接所述参考电压的输入端，所述第一PMOS晶体管的漏极和所述第一NMOS晶体管的漏极连接所述参考电压的输出端，所述第一NMOS晶体管的栅极连接所述反相延时开关信号，所述第一PMOS晶体管的栅极连接所述延时开关信号。可选的，所述延时单元包括：第二PMOS晶体管，源极连接第一电源端，漏极连接第一节点，栅极连接所述开关信号；第二NMOS晶体管，源极连接第二电源端，栅极连接所述开关信号；第一晶体管串结构，所述晶体管串结构连接于所述第一节点与所述第二NMOS晶体管的漏极之间；第三PMOS晶体管，源极连接所述第一电源端，栅极连接所述第一节点；第六NMOS晶体管，源极连接所述第二电源端，漏极连接第二节点，栅极连接所述第一节点，所述第二节点输出所述延时开关信号；第二晶体管串结构，所述第二晶体管串结构连接于所述第三PMOS晶体管的漏极与所述第二节点之间；第十NMOS晶体管，栅极连接所述第一节点，源极和漏极连接所述第二电源端。可选的，所述第一晶体管串结构包括依次串联于所述第一节点和所述第二NMOS晶体管漏极之间的第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管，所述第三NMOS晶体管的栅极、所述第四NMOS晶体管的栅极和所述第五NMOS晶体管的栅极连接所述第一电源端。可选的，所述第一晶体管串结构包括依次串联于所述第三PMOS晶体管漏极和所述第二节点之间的第七NMOS晶体管、第八NMOS晶体管和第九NMOS晶体管，所述第七NMOS晶体管的栅极、所述第八NMOS晶体管的栅极和所述第九NMOS晶体管的栅极连接所述第一电源端。可选的，当所述输出端的电压值不等于所述参考电压与所述比例常数的乘积时，所述逻辑信号为低电平，当所述输出端电压等于所述参考电压与所述比例常数的乘积时，所述逻辑信号为高电平。本专利技术的电压控制电路中，依次向所述检测单元提供多个参考电压，检测单元检测输出端的电压，根据比较输出端电压值与参考电压之间的大小关系输出相应的逻辑信号，速率控制单元接收到逻辑信号，得到多个开关信号，并将多个开关支路中的一路导通，使得与该开关支路连接的参考电压延时输出到检测单元，电荷泵继续到输出端进行充电。本专利技术中，输出端的电压逐渐升高，当达到某一预定的参考电压与一比例常数时，电压值维持一段时间的稳定，从而可以控制输出端电压上升的速率和时间。附图说明图1为本专利技术一实施例中的电压控制电路的示意图；图2为本专利技术一实施例中速率控制单元的示意图；图3为本专利技术一实施例中延时单元的示意图；图4为本专利技术一实施例中电压控制电路的原理图；图5为本专利技术一实施例中电压控制电路的仿真图。具体实施方式下面将结合示意图对本专利技术的电压控制电路进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术的核心思想在于，依次向所述检测单元提供多个参考电压，检测单元检测输出端的电压，根据比较输出端电压值与参考电压之间的大小关系输出相应的逻辑信号，速率控制单元接收到逻辑信号，得到多个开关信号，并将多个开关支路中的一路导通，使得与该开关支路连接的参考电压延时输出到检测单元，电荷泵继续到输出端进行充电。本专利技术中，输出端的电压逐渐升高，当达到某一预定的参考电压与一比例常数时，电压值维持一段时间的稳定，使得电荷泵延时一段时间对输出端进行充电，从而可以控制输出端电压上升的速率和时间。以下结合图1～图5对本专利技术的电压控制电路进行详细说明。参考图1中所示，本专利技术的电压控制电路包括电荷泵10、检测单元20、速率控制单元本文档来自技高网...

【技术保护点】
一种电压控制电路，其特征在于，包括：电荷泵，用于产生电压，并给一输出端提供电压；检测单元，用于检测所述电荷泵提供给所述输出端的电压值；速率控制单元，用于依次向所述检测单元提供多个参考电压，当所述检测单元判断所述输出端的电压值达到接收的一个所述参考电压与一比例常数的乘积时，输出一逻辑信号到所述速率控制单元，所述速率控制单元根据所述逻辑信号延时输出另一个所述参考电压到所述检测单元；振荡器，接收所述逻辑信号，并控制所述电荷泵的输出。

【技术特征摘要】
1.一种电压控制电路，其特征在于，包括：电荷泵，用于产生电压，并给一输出端提供电压；检测单元，用于检测所述电荷泵提供给所述输出端的电压值；速率控制单元，用于依次向所述检测单元提供多个参考电压，当所述检测单元判断所述输出端的电压值达到接收的一个所述参考电压与一比例常数的乘积时，输出一逻辑信号到所述速率控制单元，所述速率控制单元根据所述逻辑信号延时输出另一个所述参考电压到所述检测单元；振荡器，接收所述逻辑信号，并控制所述电荷泵的输出。2.如权利要求1所述的电压控制电路，其特征在于，所述速率控制单元包括：逻辑单元，接收所述逻辑信号，并输出多个开关信号；多个开关支路，每一所述开关支路连接一个所述参考电压，所述多个开关支路接收所述多个开关信号，根据所述多个开关信号导通其中一个所述开关支路，将所述一个开关支路上的参考电压输出到所述检测单元。3.如权利要求2所述的电压控制电路，其特征在于，每一所述开关支路包括：延时单元，连接于所述逻辑单元，接收所述开关信号，并输出延时开关信号；反相器，接收所述延时开关信号，并输出反相延时开关信号；选择开关，依次接收所述延时开关信号和所述反相延时开关信号，导通其中的某一选择开关，并输出该开关支路上的参考电压。4.如权利要求2或3所述的电压控制电路，其特征在于，所述输出端的电压值与导通的开关支路上的参考电压成正比，比值为所述比例常数。5.如权利要求2或3所述的电压控制电路，其特征在于，所述速率电压控制电路包括至少四个所述开关支路。6.如权利要求2或3所述的电压控制电路，其特征在于，所述多个开关支路的参考电压依次增大。7.如权利要求3所述的电压控制电路，其特征在于，所述选择开关为CMOS开关支路，包括第一PMOS晶体管和第一NMOS晶体管，所述第一PMOS晶体管的源极和所述第一NMOS晶体管的源极连接所述参考电压的输入端，所述第一PMOS晶体管的漏极和所述第一...

【专利技术属性】
技术研发人员：彭家旭，倪昊，周耀，罗光燕，
申请(专利权)人：中芯国际集成电路制造天津有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：天津,12