一种图像灰度数据分块存储方法技术

本发明专利技术涉及一种图像灰度数据分块存储方法，包括：将存储器分为第一子存储空间、第二子存储空间，所述第一子存储空间、第二子存储空间均包括多个位平面空间；对当前待存储的图像帧数据进行串并转换，以匹配数据总线位宽；依次写入所述串并转换的帧数据到第一子存储空间对应的位平面空间，和/或读取第二子存储空间对应的位平面空间中存储的上一帧数据进行输出；其中，所述位平面空间的个数根据待存储的图像灰度值位宽而确定，所述第一子存储空间与第二子存储空间大小相同。本发明专利技术在数据的输入端通过对数据进行串并转换、设计分块存储的方案，解决了DMD实时显示中数据存储带宽的利用率低的问题。

【技术实现步骤摘要】
一种图像灰度数据分块存储方法
本专利技术属于数据存储领域，具体涉及一种图像灰度数据分块存储方法。
技术介绍
在DMD(DigitalMicromirrorDevice数字微镜器件)进行高帧频高分辨率同步动态显示系统中，要涉及到图像的格式转换和DMD灰度调制等问题。对图像进行格式转换就相当于对图像数据进行了一次重组，在数据重组的过程中不可避免的就是需要对数据进行缓存。如何及时的对数据进行缓存和输出，始终是一个很关键的技术难点。在现有技术中，一般采用整体存储方式。具体的，以图像数据量为XGA(ExtendedGraphicsArray扩展图形阵列)@200Hz，图像灰度值位宽8bit、分辨率1024×768的图像存储在外部存储器为Kingston公司的KTL-TP667DDR2SDRAM内存条中为例。在DMD进行数据加载的时候，需要得到的是位平面格式的数据，而DDR2SDRAM(DoubleDataRate2SynchronousDynamicRandomAccessMemory，双数据速率2同步动态随机存取存储器)的读操作针对的是地址，每读取一个地址数据都会得到一个DQ[63:0]。DQ[63:0]一共64bit数据，但是系统并不是全部都需要，所以必须进行数据选择。例如进行位平面0加载的时候，读到的DQ[63:0]中只有DQ[0]、DQ[8]、DQ[16]、DQ[24]、DQ[32]、DQ[40]、DQ[48]、DQ[56]属于位平面0的前8个像素，其余的都是其他7个位平面的数据。对于其他的位平面加载也存在相同情况。在一个完整的PWM算法时间内，需要对整帧图像的存储空间读取8次，分别得到8个位平面。如图1所示为整帧图像的存储空间内数据的存储方式，阴影表示的是位平面0的数据。在图像显示的一个帧时间内，对于DDR2SDRAM需要完成一次写入和8次读取操作，但是由于DMD的8个位平面并不是一个接一个平均在一个帧时间内连续加载的，DMD每次加载一个位平面的时间是30.72us，这就需要系统在30.72us的时间内将DDR2SDRAM的整帧图像的存储空间的98304个地址读取一遍，才能得到一个位平面的数据。由于在存储器读取过程中，每次得到的数据中存在56bit的无效数据，这就造成了数据传输带宽的极大浪费，实际上数据传输带宽的有效利用率只有12.5％。在该中操作方式下，若要满足DMD加载需求，需要DDR2SDRAM的传输速率为98304÷30.72us＝3.2GHz，这已经超出了DDR2SDRAM的传输速率上限，即便目前最高等级的DDR4SDRAM的数据传输速率也很难满足需求。因此，现有技术的存储方式虽然逻辑简单，但是在数据读取的时候对DDR2SDRAM传输带宽利用率过低，无法实现高帧率、高分辨率的图像存储。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种带宽利用率高，能够实现高帧率、高分辨率图像存储的图像灰度数据分块存储方法。为了实现上述专利技术目的，本专利技术采用的技术方案是：一种图像灰度数据分块存储方法，包括：将存储器分为第一子存储空间、第二子存储空间，所述第一子存储空间、第二子存储空间均包括多个位平面空间；对当前待存储的图像帧数据进行串并转换，以匹配数据总线位宽；依次写入所述串并转换的帧数据到第一子存储空间对应的位平面空间，和/或读取第二子存储空间对应的位平面空间中存储的上一帧数据进行输出；其中，所述位平面空间的个数根据待存储的图像灰度值位宽而确定，所述第一子存储空间与第二子存储空间大小相同。进一步地，对当前待存储的图像帧数据进行串并转换，具体包括：对当前待存储的图像帧数据采用两级FIFO级联方式串并转换。进一步地，所述位平面空间包括若干个存储单元；其中，每个所述存储单元存储的数据量根据数据总线位宽而确定。进一步地，每个所述位平面空间的存储单元数量由图像的分辨率而确定。本专利技术在数据的输入端通过对数据进行串并转换、设计分块存储的方案，解决了DMD实时显示中数据存储带宽的利用率低的问题。附图说明图1所示为现有的数据存储方式示意图。图2所示为本专利技术的图像灰度数据分块存储方法流程图。图3所示为本专利技术一个具体实施方式中的分块存储空间逻辑划分示意图。图4所示为本专利技术一个具体实施方式中的分块缓存数据流向框图。具体实施方式下面结合具体实施方式对本专利技术作进一步的详细描述。但不应将此理解为本专利技术上述主题的范围仅限于以下的实施例，凡基于本
技术实现思路
所实现的技术均属于本专利技术的范围。实施例一图2所示为本专利技术的图像灰度数据分块存储方法流程图，包括：将存储器分为第一子存储空间、第二子存储空间，所述第一子存储空间、第二子存储空间均包括多个位平面空间；对当前待存储的图像帧数据进行串并转换，以匹配数据总线位宽；依次写入所述串并转换的帧数据到第一子存储空间对应的位平面空间，和/或读取第二子存储空间对应的位平面空间中存储的上一帧数据进行输出；其中，所述位平面空间的个数根据待存储的图像灰度值位宽而确定，所述第一子存储空间与第二子存储空间大小相同。对当前待存储的图像帧数据进行串并转换，具体包括：对当前待存储的图像帧数据采用两级FIFO级联方式串并转换。所述位平面空间包括若干个存储单元；其中，每个所述存储单元存储的数据量根据数据总线位宽而确定。每个所述位平面空间的存储单元数量由图像的分辨率而确定。在一个具体实施方式中，本专利技术以图像数据量为XGA@200Hz，图像灰度值位宽8bit、分辨率1024×768的图像存储在外部存储器为Kingston公司的KTL-TP667DDR2SDRAM内存条中为例。该型号内存条与FPGA之间传输数据的数据总线位宽为64bit，在半双工的工作模式下，每次可以读取或者写入64bit的数据。内存条上包含有正反两个rank，每个rank由8个ELPIDA公司的存储颗粒组成，每个存储颗粒的规格为16M×8bit。通过16个存储颗粒的级联，组成的DDR2SDRAM的规格为32M×64bit。Rank1由存储颗粒DO-D7组成，Rank2由存储颗粒D8-D15组成上，每个存储颗粒的数据总线8bit，8个颗粒并联在一起组成64bit。因此，为了充分利用DDR2SDRAM的读写带宽，在数据写入之前，对于拆分后的数据，同样需要进行串并转换，将连续的64个1bit数据合并成一个64bit数据进行存读操作。为了保证数据处理的连续性，本专利技术将整个存储器分成两个子空间，数据在向子空间1写入的过程中，读取子空间2的上一帧数据，反过来数据向子空间2写入的过程中，读取子空间1的上一帧数据，两个子空间交替读写保证数据处理的连续性。每个子空间内部在又分成8个位平面空间。一个位平面包含1024×768×1bit的数据，位平面空间的一个存储单元可以存放64bit数据，所以一个位平面空间至少包含12288个存储单元。具体参看图3所示的分块存储情况下DDR2SDRAM的存储空间划分示意图。DDR2SDRAM数据传输的高峰同样是DMD数据加载的过程中，采用分块存储的方式，由于将原始数据进行了分割重组，使得在DMD数据加载的时候每次读取DDR2SDRAM得到的全是有效数据，只需要读取12288个地址就可以得到一个完整的位平面。这个过程中DDR2SDRAM的本文档来自技高网...

【技术保护点】
一种图像灰度数据分块存储方法，其特征在于，包括：将存储器分为第一子存储空间、第二子存储空间，所述第一子存储空间、第二子存储空间均包括多个位平面空间；对当前待存储的图像帧数据进行串并转换，以匹配数据总线位宽；依次写入所述串并转换的帧数据到第一子存储空间对应的位平面空间，和/或读取第二子存储空间对应的位平面空间中存储的上一帧数据进行输出；其中，所述位平面空间的个数根据待存储的图像灰度值位宽而确定，所述第一子存储空间与第二子存储空间大小相同。

【技术特征摘要】
1.一种图像灰度数据分块存储方法，其特征在于，包括：将存储器分为第一子存储空间、第二子存储空间，所述第一子存储空间、第二子存储空间均包括多个位平面空间；对当前待存储的图像帧数据进行串并转换，以匹配数据总线位宽；依次写入所述串并转换的帧数据到第一子存储空间对应的位平面空间，和/或读取第二子存储空间对应的位平面空间中存储的上一帧数据进行输出；其中，所述位平面空间的个数根据待存储的图像灰度值位宽而确定，所述第一子存储空间与第二子存储空间大小相...

【专利技术属性】
技术研发人员：董维科，项行朗，郭博宁，张建奇，宋振清，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61