一种基于SFI4-2接口查找输入时延的方法及装置制造方法及图纸

本发明专利技术公开了一种基于SFI4‑2接口查找输入时延的方法及装置，包括以下步骤：输入数据信号流，并在输入延迟值的可用取值范围内，随机搜索其中一个输入延迟值；对检测到的数据信号流进行定帧处理，若定帧成功则将该输入延迟值加入取值范围队列，然后继续搜索，直至遍历完可用取值范围内的所有输入延迟值；若定帧失败，则将该输入延迟值从可用取值范围内去除；对取值范围队列中的输入延迟值进行中间值计算，并将计算出的中间值作为最终的输入延迟值。本发明专利技术采用动态搜索的方式确定输入时延值的可用取值范围，在可用取值范围内，通过取中间值的方法确定输入延迟值，避免了取值边缘化。

【技术实现步骤摘要】
一种基于SFI4-2接口查找输入时延的方法及装置
本专利技术涉及光传送网(OpticalTransportNetwork，OTN)
，具体涉及一种基于SFI4-2接口查找输入时延的方法及装置。
技术介绍
SFI4-2接口是由光互联论坛(OIF)提出的一种串并行转换器与成帧器间的并行高速接口，SFI4-2接口主要应用在OTN系统中，通过4对2.5Gb/s的差分数据线实现ODU2信号的传送。在实际的OTN系统中，一些ASIC(ApplicationSpecificIntegratedCircuits,专用集成电路)芯片的10G信号接口都采用SFI4-2接口，SFI4-2接口使ASIC芯片之间的对接更加容易。在OTN系统中，接收端输入的高速源同步信号满足光互联论坛OIF提出的SFI4-2接口的时钟数据关系，由于在FPGA内部，时钟信号与数据信号到达高速接收单元的输入时延不一致，导致无法正确的取样数据。有鉴于此，急需控制接收方向的时延，以便正确的取样数据。
技术实现思路
本专利技术所要解决的技术问题是解决在FPGA内部的时钟信号与数据信号到达高速接收单元的输入时延不一致，导致无法正确取样数据的问题。为了解决上述技术问题，本专利技术所采用的技术方案是提供一种基于SFI4-2接口查找输入时延的方法，包括以下步骤：输入数据信号流，并在输入延迟值的可用取值范围内，随机搜索其中一个输入延迟值；对检测到的数据信号流进行定帧处理，若定帧成功则将该输入延迟值加入取值范围队列，然后继续搜索，直至遍历完可用取值范围内的所有输入延迟值；若定帧失败，则将该输入延迟值从可用取值范围内去除；对取值范围队列中的输入延迟值进行中间值计算，并将计算出的中间值作为最终的输入延迟值。在上述技术方案中，对取值范围队列中的输入延迟值进行中间值计算，具体包括以下步骤：S10、对取值范围队列中的输入延迟值进行筛选，只保留处于连通区域的输入延迟值；S20、判断取值范围队列是否存在多个连通区域，若是，转S30；否则，转S40；S30、退出中间值计算，重新确定取值范围队列；S40、判断连通区域是否包含可用取值范围中的最小值和最大值，若是，转S50；否则转S60；S50、将连通区域的两端点的数值之和加可用取值范围的周期，然后再取中间值，转S70；S60、对连通区域的两端点的数值之和取中间值，结束；S70、判断得到的中间值是否大于可用取值范围的周期，若是，转S80；否则，结束；S80、将得到的中间值减去可用取值范围的周期，结束。在上述技术方案中，采用PRBS信号作为数据信号流输入，并采用OTN帧头对检测到的数据信号流进行定帧处理。在上述技术方案中，在对检测到的数据信号流进行定帧处理之前，还包括：复位FIFO，若复位FIFO后数据信号流正常，则进行定帧处理；否则，重新输入数据信号流。在上述技术方案中，对检测到的数据信号流反复进行多次定帧处理，直至将可用取值范围中的边界值排除。在上述技术方案中，定帧处理是否成功的判定条件为：检测到的数据信号流的帧头正常，则判定为定帧成功；检测到的数据信号流的帧头异常，则判定为定帧失败。本专利技术还提供了一种基于SFI4-2接口查找输入时延的装置，包括PRBS发生器、选择器、接口模块、FIFO、IDELAY发生器、定帧模块、中间值计算模块以及控制模块；PRBS发生器，发送PRBS信号到接口模块；选择器，选择PRBS发生器发送的PRBS信号作为数据信号流，并在输入时延值查找完成时，恢复正常的数据信号流；接口模块，根据控制模块的控制信号，对接收到的数据信号流进行相应处理；FIFO，根据控制模块的控制信号，对经过接口模块处理的数据信号流按照先进先出进行处理；IDELAY发生器，根据控制模块的控制信号，在输入延迟值的可用取值范围内，随机搜索其中一个输入延迟值；定帧模块，对检测到的数据信号流进行定帧处理，若定帧成功则将该输入延迟值加入取值范围队列，然后继续搜索，直至遍历完可用取值范围内的所有输入延迟值；若定帧失败，则将该输入延迟值从可用取值范围内去除；中间值计算模块，对取值范围队列中的输入延迟值进行中间值计算，并将计算出的中间值作为最终的输入延迟值。在上述技术方案中，所述中间值计算模块包括去抖动单元，对取值范围队列中的输入延迟值进行去抖动处理。本专利技术采用动态搜索的方式确定输入时延值的可用取值范围，在可用取值范围内，通过取中间值的方法确定输入延迟值，避免了取值边缘化。附图说明图1为本专利技术提供的一种基于SFI4-2接口查找输入时延的方法流程图；图2为本专利技术提供的SFI4-2接口输入时延取中间值的算法示意图；图3为本专利技术提供的SFI4-2接口输入时延取中间值的算法示意图；图4为本专利技术提供的一种基于SFI4-2接口查找输入时延的装置结构示意图。具体实施方式本专利技术应用在OTN系统中，由于每个硬件PCB的不同板卡之间的输入延迟值存在差异性、且不唯一，因此针对不同的硬件PCB不能采用统一的输入延迟值,而是需要采用动态搜索的方式来确定每个硬件PCB的输入延迟值的可用取值范围，在可用取值范围内，通过取中间值的方法确定不同板卡各自唯一确定的输入延迟值，避免了取值边缘化。为了满足实际应用的要求，在OTN设备中采用FPGA与ASIC的SFI4-2接口进行对接，实现了ASIC芯片的ODU2信号在FPGA内的正确接收及处理后的正确发送，该SFI4-2接口的工作速率为2.5Gb/s，主要用于系统之间的连接。下面结合说明书附图和具体实施方式对本专利技术做出详细的说明。本专利技术实施例提供了一种基于SFI4-2接口查找输入时延的方法，如图1所示，包括以下步骤：S101、采用PRBS(PseudoRandomBinarySequence，伪随机二进制序列)发生器发送的PRBS信号作为数据信号流输入。上述PRBS信号可为OTN设备的维护信号(从而下游信号可以采用OTN帧头进行定帧处理)。在搜索输入延迟值时，外部信号发生变化可能导致搜索结果出错，将合适的输入延迟值排除在外，于是本方案采用PRBS信号，以便进行后续的定帧处理时，可以最大限度地排除外在干扰。S102、在输入延迟值的可用取值范围内，随机搜索其中一个输入延迟值。本方案中，将输入延迟值的可用取值范围设为1～20，通过设置输入延迟值，保证了数据信号流对齐。S103、复位FIFO(FirstinFirstout，先进先出队列)，并判断复位FIFO后数据信号流是否正常，如果是，转S104；否则，转S101。由于FIFO的深度有限，存在溢出的可能，因此本方案在进行定帧处理之前，通过复位FIFO，对硬件PCB的4个板卡的数据信号流进行对齐处理，最大限度地排除了外在干扰。S104、采用OTN帧头对检测到的数据信号流进行定帧处理，判断是否定帧成功，若是，转S105；否则，转S102。定帧处理符合G.709和G.798规定，定帧处理是否成功的判定条件为：检测到的数据信号流的帧头正常，则判定为定帧成功；检测到的数据信号流的帧头异常，则判定为定帧失败。S105、将定帧成功的输入延迟值加入取值范围队列。S106、在可用取值范围内(1～20)，判断是否搜索完毕，如果是，转S107；否则，转S102，继续搜索，直至遍历完可用取值范围内的所有输入延迟值。一般来说，本文档来自技高网...

【技术保护点】
一种基于SFI4‑2接口查找输入时延的方法，其特征在于，包括以下步骤：输入数据信号流，并在输入延迟值的可用取值范围内，随机搜索其中一个输入延迟值；对检测到的数据信号流进行定帧处理，若定帧成功则将该输入延迟值加入取值范围队列，然后继续搜索，直至遍历完可用取值范围内的所有输入延迟值；若定帧失败，则将该输入延迟值从可用取值范围内去除；对取值范围队列中的输入延迟值进行中间值计算，并将计算出的中间值作为最终的输入延迟值。

【技术特征摘要】
1.一种基于SFI4-2接口查找输入时延的方法，其特征在于，包括以下步骤：输入数据信号流，并在输入延迟值的可用取值范围内，随机搜索其中一个输入延迟值；对检测到的数据信号流进行定帧处理，若定帧成功则将该输入延迟值加入取值范围队列，然后继续搜索，直至遍历完可用取值范围内的所有输入延迟值；若定帧失败，则将该输入延迟值从可用取值范围内去除；对取值范围队列中的输入延迟值进行中间值计算，并将计算出的中间值作为最终的输入延迟值。2.如权利要求1所述的基于SFI4-2接口查找输入时延的方法，其特征在于，对取值范围队列中的输入延迟值进行中间值计算，具体包括以下步骤：S10、对取值范围队列中的输入延迟值进行筛选，只保留处于连通区域的输入延迟值；S20、判断取值范围队列是否存在多个连通区域，若是，转S30；否则，转S40；S30、退出中间值计算，重新确定取值范围队列；S40、判断连通区域是否包含可用取值范围中的最小值和最大值，若是，转S50；否则转S60；S50、将连通区域的两端点的数值之和加可用取值范围的周期，然后再取中间值，转S70；S60、对连通区域的两端点的数值之和取中间值，结束；S70、判断得到的中间值是否大于可用取值范围的周期，若是，转S80；否则，结束；S80、将得到的中间值减去可用取值范围的周期，结束。3.如权利要求1所述的基于SFI4-2接口查找输入时延的方法，其特征在于，采用PRBS信号作为数据信号流输入，并采用OTN帧头对检测到的数据信号流进行定帧处理。4.如权利要求1所述的基于SFI4-2接口查找输入时延的方法，其特征在于，在对检测到的数据信号流进行定帧处理之前，还包括：复位FIFO，若复位FIFO后...

【专利技术属性】
技术研发人员：周慧，
申请(专利权)人：烽火通信科技股份有限公司，
类型：发明
国别省市：湖北,42