验证芯片接口互联成功的方法及其第一芯片技术

本申请实施例提供一种验证芯片接口互联成功的方法，包括：确定第一芯片与第二芯片的高速接口第i次尝试互联成功；当所述第一芯片与所述第二芯片的高速接口尝试互联成功次数达到阈值次数N时，确定所述第一芯片与所述第二芯片互联成功，其中，i为小于或等于N的正整数，N为正整数。因此，本申请实施例针对高速互联接口互联容易失败的现状，在不需要更改原先的硬件设计的前提下，给出了一种提高高速互联接口成功互联的方法，提高了高速互联接口互联的成功率和可靠性。

The method of verifying the success of chip interface and its first chip

Including the embodiment of the application provides a method, a chip verification interface: the determination of the first chip and the second chip high speed interface I second try Internet Success; high speed interface when the first chip and the second chip interconnection attempt success number reached the threshold number N, determining the first chip with the the second chip interconnection, wherein I is a positive integer less than or equal to N, N is a positive integer. \u56e0\u6b64\uff0c\u672c\u7533\u8bf7\u5b9e\u65bd\u4f8b\u9488\u5bf9\u9ad8\u901f\u4e92\u8054\u63a5\u53e3\u4e92\u8054\u5bb9\u6613\u5931\u8d25\u7684\u73b0\u72b6\uff0c\u5728\u4e0d\u9700\u8981\u66f4\u6539\u539f\u5148\u7684\u786c\u4ef6\u8bbe\u8ba1\u7684\u524d\u63d0\u4e0b\uff0c\u7ed9\u51fa\u4e86\u4e00\u79cd\u63d0\u9ad8\u9ad8\u901f\u4e92\u8054\u63a5\u53e3\u6210\u529f\u4e92\u8054\u7684\u65b9\u6cd5\uff0c\u63d0\u9ad8\u4e86\u9ad8\u901f\u4e92\u8054\u63a5\u53e3\u4e92\u8054\u7684\u6210\u529f\u7387\u548c\u53ef\u9760\u6027\u3002

【技术实现步骤摘要】
验证芯片接口互联成功的方法及其第一芯片
本专利技术涉及信息
，特别是涉及一种验证芯片高速互联接口互联成功的方法及其第一芯片。
技术介绍
随着日常生活中的业务越来越多，越来越复杂，对服务器的性能要求也越来越高，为提供服务器的性能，单靠提高单个CPU节点的性能已经无法满足人们对服务器性能的要求，因此需要提高服务器中CPU的路数来提高性能。服务器互联芯片（CC芯片）是多路处理器共享主存系统的核心芯片，其主要功能是维护全局缓存cache一致性，并实现全局IO共享和全系统中断。为使系统具有良好的实用性能，要求大规模共享存储应用程序的总体性能随着系统规模的增长而近似线性增长。随着芯片设计规模的与日俱增，其功能日趋复杂，芯片的验证阶段占据了整个芯片开发的大部分时间。为了缩短验证时间，在传统的仿真验证的基础上涌现了许多新的验证手段，如软件驱动验证(SoftwareDrivenverification，SDV)、总线功能模块(BusFunctionModel，BFM)等，以及基于现场可编程门阵列（Field－ProgrammableGateArray，FPGA）的原型验证技术。大多芯片的开发采用本文档来自技高网...

【技术保护点】
一种验证芯片接口互联成功的方法，其特征在于，包括：确定第一芯片与第二芯片的高速接口第i次尝试互联成功；当所述第一芯片与所述第二芯片的高速接口尝试互联成功次数达到阈值次数N时，确定所述第一芯片与所述第二芯片互联成功，其中，i为小于或等于N的正整数，N为正整数。

【技术特征摘要】
1.一种验证芯片接口互联成功的方法，其特征在于，包括：确定第一芯片与第二芯片的高速接口第i次尝试互联成功；当所述第一芯片与所述第二芯片的高速接口尝试互联成功次数达到阈值次数N时，确定所述第一芯片与所述第二芯片互联成功，其中，i为小于或等于N的正整数，N为正整数。2.根据权利要求1所述的方法，其特征在于，所述确定第一芯片与第二芯片在第i次尝试互联成功，包括：所述第一芯片向所述第二芯片发送第一训练序列集合；当所述第二芯片接收所述第一训练集合后，所述第一芯片接收所述第二芯片发送的第二训练序列集合，所述第一训练集合为所述第二训练集合的真子集。3.根据权利要求1或2所述的方法，其特征在于，所述确定第一芯片与第二芯片在第i次尝试互联成功，包括：所述第一芯片向所述第二芯片发送第一训练序列集合；当所述第一芯片未收到所述第二芯片发送第二训练序列集合时，所述第一芯片再次向所述第二芯片发送所述第一训练集合，其中，所述第一训练结合为所述第二训练集合的真子集。4.根据权利要求1至3中任一项所述的方法，其特征在于，所述确定第一芯片与所述第二芯片在第i次尝试互联成功，包括：所述第一芯片根据所述第二芯片发送的尝试互联成功确认消息，确定所述第一芯片与所述第二芯片之间的第i次尝试互联成功。5.根据权利要求1至4中任一项所述的方法，其特征在于，所述第一芯片为下列芯片中的一种：FPGA芯片、CPLD芯片；或者，所述第二芯片为下列芯...

【专利技术属性】
技术研发人员：周玉龙，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41