一种SATA链路最优值调整的测试方法技术

本发明专利技术公开了SATA链路最优值调整的测试方法，包括以下步骤：1)针对长SATA链路，采用Intel CQC工具，提供仿真CTLE建议值；2)测试：根据仿真CTLE建议值调整CTLE上下限找到BER出现Error的临界点，找到最大CTLE临界值和最小CTLE临界值，取最大CTLE临界值和最小CTLE临界值的中心点为最优CTLE值；3)将最优CTLE值写入BIOS、更新BIOS,将更新后的BIOS输送给SIT测试工程师；4)采用更新后的BIOS，针对整机系统加到常用的几款硬盘中，根据硬盘的SPEC对比找到驱动能力相对较差的硬盘，启动OS下reboot设定次数以上，检查测试结果是否有error出现，如没有error出现，则认定该最优CTLE值可用于生产。能够提升链路信号完整性和质量，避免物理层信号链路error问题及掉盘问题。

A test method for optimal value adjustment of SATA link

The invention discloses a test method for adjusting the value of optimal SATA link, which comprises the following steps: 1) for the SATA link, using Intel CQC tools, CTLE simulation provides recommended values; 2) test: according to the adjusted CTLE limit find the critical point BER Error simulation CTLE recommended values, find the maximum and minimum critical value CTLE the critical CTLE value, take the center point of maximum CTLE and minimum CTLE critical value critical value for the optimal value of CTLE; 3) the optimal CTLE value into BIOS, update BIOS, the updated BIOS transmission to the SIT test engineer; 4) using the updated BIOS, aiming at the whole system to several common hard disk. According to the comparison of SPEC hard disk drive to find the relatively poor ability of hard disk, start the OS reboot above the set number, check whether the error test results, if there is no error, it finds the optimal CTLE value for students Production. It can improve the integrity and quality of the link signal, avoid the error problem of the physical layer signal link and the problem of disking.

【技术实现步骤摘要】
一种SATA链路最优值调整的测试方法
本专利技术涉及服务器测试
，尤其涉及一种SATA链路最优值调整的测试方法。
技术介绍
在服务器主板设计中，SATA链路通常用于接SATA硬盘，SATAGEN3链路不同于PCIEGEN3和SASGEN3链路,因为PCIEGEN3和SASGEN3链路会自带自适应功能，也就是他们的信号链路传输中，芯片端的加重均衡会自动调整到最优值，而无需手动调整，但SATA链路则不同，它没有自适应的功能，如果芯片内默认的参数无法满足链路要求，则需要手动调节最优值。通常SIV测试会在SATA链路TX测试中采用治具连接，而非终端接硬盘测试，同样RX测试采用Bert，loopback测试SATAGEN3，也同样不需要终端接硬盘，即保证主板到硬盘连接器端，以满足SATA协议规范，即表示满足设计要求。例如在用Bert测试RX链路时，通常我们测到是OError时就认为链路是没有问题的，但是实际上并没有将RX链路性能调整到最优。另外该方法并不是接上硬盘测的全体统链路，通常对于长链路来说，会出现发送接收的加重均衡参数设置不合理，不能够将SATA链路的加重均衡参数调整到最优，如果遇到驱动能力差的硬盘终端，出现链路信号质量差甚至物理层信号链路error问题，导致发生掉盘。
技术实现思路
本专利技术的目的就是为解决现有技术存在的上述问题，提供一种SATA链路最优值调整的测试方法；本专利技术通过测试CTLE值找到OError的分布，然后根据正态分布，找到最优的CTLE值，使得链路Margin裕量调整到最大，提升链路信号完整性和质量，避免物理层信号链路error问题及掉盘问题，特别是长链路存在的发送接收的加重均衡参数设置不合理，不能够将SATA链路的加重均衡参数调整到最优，容易出现链路信号质量差甚至物理层信号链路error问题，导致发生掉盘的问题。本专利技术解决技术问题的技术方案为：一种SATA链路最优值调整的测试方法，包括以下步骤：1)针对长SATA链路，采用IntelCQC工具，提供仿真CTLE建议值；2)测试：根据仿真CTLE建议值调整CTLE上下限找到BER出现Error的临界点，找到最大CTLE临界值和最小CTLE临界值，取最大CTLE临界值和最小CTLE临界值的中心点为最优CTLE值；3)将最优CTLE值写入BIOS、更新BIOS,将更新后的BIOS输送给SIT测试工程师；4)采用更新后的BIOS，针对整机系统加到常用的几款硬盘中，根据硬盘的SPEC对比找到驱动能力相对较差的硬盘，启动OS下reboot设定次数以上，检查测试结果是否有error出现，如没有error出现，则认定该最优CTLE值可用于生产。所述步骤1)的CTLE建议值采用IntelSISTAI工具仿真得到:采用PDA算法，根据目标眼图尺寸大小，调整TX端加重，RX端均衡，针对实验链路仿真得到CTLE结果。所述步骤2)测试时将仿真CTLE建议值提供给SIV测试工程师,测试工程师采用Bert测试工具进行BER测试。所述步骤2)根据正态分布，找到最优的CTLE值。针对长SATA链路中需要调整CTLE值的链路，通过遍历CTLE值找到OError的分布，然后根据正态分布，找到最优的CTLE值。本专利技术的有益效果：1、本专利技术针对长SATA链路需要调整CTLE值的链路，根据仿真CTLE建议值调整CTLE上下限找到BER出现Error的临界点，找到最大CTLE临界值和最小CTLE临界值,本专利技术哪个提升链路信号完整性和质量，避免物理层信号链路error及掉盘问题，特别是长链路存在的发送接收的加重均衡参数设置不合理，不能够将SATA链路的加重均衡参数调整到最优，容易出现链路信号质量差甚至物理层信号链路error问题，导致发生掉盘的问题。2、本专利技术根据CTLE特性，将测试结果0Error分布的CTLE值视为正态分布，取最大CTLE临界值和最小CTLE临界值的中心点为最优CTLE值，使得系统链路Margin裕量最大。3、本专利技术的方法简单易用，能够提升系统稳定性和可靠性。附图说明图1为根据分布为正态分布，取CTLE中间值，通过测试找到的最优CTLE值。具体实施方式为了更好地理解本专利技术，下面结合附图来详细解释本专利技术的实施方式。一种SATA链路最优值调整的测试方法，包括以下步骤：1)针对长SATA链路，由SI工程师采用IntelCQC工具，提供仿真CTLE建议值。在用Bert测试RX链路时，通常我们测到是OError时就认为链路是没有问题的，但是实际上并没有将RX链路性能调整到最优，因此由SI仿真给出CTLE推荐值，采用IntelSISTAI工具仿真得到CTLE值，IntelSISTAI工具采用的是PDA(概率数据关联)算法，可根据目标眼图尺寸大小，调整TX端加重(pre/postcursor)，RX端均衡(CTLE)，针对该实验链路中，仿真出的CTLE结果为6；2)将仿真CTLE建议值提供给SIV测试工程师,测试工程师采用Bert测试工具进行BER测试，根据仿真CTLE建议值调整CTLE上下限找到BER出现Error的临界点，找到最大CTLE临界值和最小CTLE临界值，取最大CTLE临界值和最小CTLE临界值的中心点为最优CTLE值；根据正态分布，找到最优的CTLE值。因为CTLE为连续时间线性均衡器，会针对链路中损耗较大的高频分量进行放大，降低系统的信噪比，使得整体的低频分量与高频分量相匹配，整个频谱得到均衡，最终眼图睁开，但是CTLE不是越大越好，越大会放大高频噪声，根据CTLE的该特性，在最大和最小的CTLE临界值之间，链路margin是呈现正态分布，取中间值即为最优值；根据分布为正态分布，取CTLE取值的中间值，如图1所示，则通过测试找到最优的CTLE值8.42db。针对长SATA链路需要调整CTLE值的链路，可通过遍历CTLE值找到OError的分布，然后根据正态分布，找到最优的CTLE值，使得链路Margin裕量调整到最大，提升链路信号完整性质量，避免物理层信号链路error问题及掉盘问题出现。3)将最优CTLE值输送给BIOS工程师，由BIOS工程师将最优CTLE值写入BIOS、更新BIOS,将更新后的BIOS输送给SIT测试工程师；4)SIT采用更新后的BIOS，针对整机系统加到常用的几款硬盘中，根据硬盘的SPEC对比找到驱动能力相对较差的硬盘，启动OS下reboot500次以上，检查测试结果是否有linkCRCerror出现，如没有error出现，则认定该最优CTLE值可用于生产。按以上步骤，本专利技术针对长链路需要调整CTLE值的链路，根据仿真得到的CTLE推荐值，通过仿真得到的CTLE推荐值、调整CTLE上下限找到BER出现Error的临界点，找到最大CTLE临界值和最小CTLE临界值，然后根据正态分布，找到最优的CTLE值，使得链路Margin裕量调整到最大，提升链路信号完整性质量，确保链路信号完整性质量，同时避免物理层信号链路error问题及掉盘问题出现。实施例上述虽然结合附图对专利技术的具体实施方式进行了描述，但并非对本专利技术保护范围的限制，在本专利技术的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本专利技术的保护范围本文档来自技高网...

【技术保护点】
一种SATA链路最优值调整的测试方法，其特征是，包括以下步骤：1)针对长SATA链路，采用Intel CQC工具，提供仿真CTLE建议值；2)测试：根据仿真CTLE建议值调整CTLE上下限找到BER出现Error的临界点，找到最大CTLE临界值和最小CTLE临界值，取最大CTLE临界值和最小CTLE临界值的中心点为最优CTLE值；3)将最优CTLE值写入BIOS、更新BIOS,将更新后的BIOS输送给SIT测试工程师；4)采用更新后的BIOS，针对整机系统加到常用的几款硬盘中，根据硬盘的SPEC对比找到驱动能力相对较差的硬盘，启动OS下reboot设定次数以上，检查测试结果是否有error出现，如没有error出现，则认定该最优CTLE值可用于生产。

【技术特征摘要】
1.一种SATA链路最优值调整的测试方法，其特征是，包括以下步骤：1)针对长SATA链路，采用IntelCQC工具，提供仿真CTLE建议值；2)测试：根据仿真CTLE建议值调整CTLE上下限找到BER出现Error的临界点，找到最大CTLE临界值和最小CTLE临界值，取最大CTLE临界值和最小CTLE临界值的中心点为最优CTLE值；3)将最优CTLE值写入BIOS、更新BIOS,将更新后的BIOS输送给SIT测试工程师；4)采用更新后的BIOS，针对整机系统加到常用的几款硬盘中，根据硬盘的SPEC对比找到驱动能力相对较差的硬盘，启动OS下reboot设定次数以上，检查测试结果是否有error出现，如没有error出现，则认定该最优CTLE值可用于生产。2.如权利要求1所述的一种SATA链...

【专利技术属性】
技术研发人员：李永翠，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41