数据储存装置及其数据维护方法制造方法及图纸

本发明专利技术提供一种数据储存装置及其数据维护方法，包括一快闪存储器以及一控制器。快闪存储器具有多个三阶数据区块。控制器接收一第一数据以及该第一数据的一第一逻辑地址，将第一数据写入一第一三阶备用区块，并且依据第一逻辑地址决定对应第一逻辑地址的一第一三阶数据区块。控制器还判断第一三阶数据区块是否已存在有效数据。当第一三阶数据区块具有有效数据时，控制器反查第一三阶数据区块所相应的一第二逻辑地址，释放映射至第二逻辑地址的第一三阶数据区块、一第二三阶数据区块以及一第三三阶数据区块。

【技术实现步骤摘要】
数据储存装置及其数据维护方法
本专利技术有关于一种数据储存装置的数据维护方法；特别有关于一种三阶储存单元的数据维护方法。
技术介绍
快闪存储器为一种普遍的非挥发性数据储存媒体，是以电性方式抹除与程式化。以与非门型的快闪存储器(即NANDFLASH)为例，常用作记忆卡(memorycard)、通用串行总线闪存装置(USBflashdevice)、固态硬碟(SSD)、嵌入式快闪存储器模组(eMMC)…等的储存媒体。快闪存储器(如，NANDFLASH)的储存阵列包括多个个区块(blocks)，其中浮置栅极晶体管可用以构成快闪存储器。浮置栅极晶体管中的浮置栅极，可捕捉的电荷以储存数据。然而，储存于浮置栅极的电荷会由于快闪存储器的操作以及各种环境参数，自浮置栅极流失，造成数据保存(Dataretention)的问题。其中，三阶储存单元(Triple-LevelCell，TLC)的快闪存储器相较于其他单阶储存单元(Single-LevelCell，SLC)的快闪存储器以及二阶储存单元(Multi-LevelCell，MLC)的快闪存储器，更容易受环境影响而无法保存数据。值得注意的是，嵌入式快闪存本文档来自技高网...

【技术保护点】
一种数据储存装置，包括：一快闪存储器，具有多个单阶备用储存区块、多个三阶数据区块、及多个三阶备用区块；以及一控制器，用以接收一第一数据以及该第一数据的一第一逻辑地址，并将该第一数据写入一第一三阶备用区块；其复用以依据该第一逻辑地址，决定对应该第一逻辑地址的一第一三阶数据区块是否已存在有效数据，其中当该第一三阶数据区块已存在有效数据时，该控制器还用以反查该第一三阶数据区块所相应的一第二逻辑地址，释放映射至该第二逻辑地址的该第一三阶数据区块、一第二三阶数据区块以及一第三三阶数据区块，并且将该第一三阶备用区块映射至该第一逻辑地址。

【技术特征摘要】
2016.06.21 TW 1051194041.一种数据储存装置，包括：一快闪存储器，具有多个单阶备用储存区块、多个三阶数据区块、及多个三阶备用区块；以及一控制器，用以接收一第一数据以及该第一数据的一第一逻辑地址，并将该第一数据写入一第一三阶备用区块；其复用以依据该第一逻辑地址，决定对应该第一逻辑地址的一第一三阶数据区块是否已存在有效数据，其中当该第一三阶数据区块已存在有效数据时，该控制器还用以反查该第一三阶数据区块所相应的一第二逻辑地址，释放映射至该第二逻辑地址的该第一三阶数据区块、一第二三阶数据区块以及一第三三阶数据区块，并且将该第一三阶备用区块映射至该第一逻辑地址。2.根据权利要求1所述的数据储存装置，其特征在于，当该第一三阶数据区块不具有有效数据时，该控制器用以将该第一三阶备用区块映射至该第一逻辑地址，并且释放该第一三阶数据区块。3.根据权利要求1所述的数据储存装置，其特征在于，该控制器还用以判断该第一逻辑地址是否已具有相应的有效数据，当该第一逻辑地址已具有相应的有效数据时，该控制器还用以释放映射至该第一逻辑地址的这些三阶数据区块。4.根据权利要求1所述的数据储存装置，其特征在于，该控制器用以将该第一数据以一单阶储存模式写入该单阶储存单元备用池中的一第一单阶备用储存区块、一第二单阶备用储存区块以及一第三单阶备用储存区块，再以一三阶储存模式将该第一单阶备用储存区块、该第二单阶备用储存区块以及该第三单阶备用储存区块中的数据整理至该第一三阶备用区块。5.根据权利要求1所述的数据储存装置，其特征在于，该控制器用以在一第一阶段，将一预写数据中的一第一子预写数据、一第二子预写数据以及一第三子预写数据以一单阶储存模式写入该第一三阶数据区块、该第二三阶数据区块以及该第三三阶数据区块，并且将该第一三阶数据区块、该第二三阶数据区块以及该第三三阶数据区块映射至该第一逻辑区。6.根据权利要求1所述的数据储存装置，其特征在于，该控制器用以在一第二阶段接收该第一数据以及该第一逻辑地址。7.根据权利要求6所述的数据储存装置，其特征在于，中该第一阶段为生产阶段，该第二阶段为在该第一阶段后的整合阶段，并且在...

【专利技术属性】
技术研发人员：林建成，李介豪，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾,71