基于DSP与FPGA架构下的多通道高带宽信号处理系统技术方案

本实用新型专利技术公开了一种基于DSP与FPGA架构下的多通道高带宽信号处理系统，它包括用于提供对外接口的宽带接口板、用于数据处理和通信统计的宽带控制板、用于数据传输的宽带接收板和宽带处理板；宽带接口板通过VPX接插件与宽带控制板连接；宽带控制板通过连接器与宽带接收板连接；宽带接收板通过连接器与宽带处理板连接；宽带接收板和宽带处理板均设有一个SRIO开关，SRIO开关包括第一端口、第二端口和第三端口，第一端口连接有第一FPGA；第二端口连接有第二FPGA；第三端口连接VPX接插件。本实用新型专利技术可以简单、快速的对大容量数据进行传输，分析以及计算等操作。

【技术实现步骤摘要】
基于DSP与FPGA架构下的多通道高带宽信号处理系统
本技术涉及信息数据处理装置，具体涉及一种基于DSP与FPGA架构下的多通道高带宽信号处理系统。
技术介绍
在很多高速信号处理中常采用FPGA+DSP的结构，FPGA主要做时序控制和前端处理，DSP主要做候选信号处理。FPGA控制能力强，有很好的并行处理优势，但是DSP存储空间小，导致FPGA接口电路的设计和数据通信非常关键，要把一个信号处理算法成功的在FPGA上运行，在处理浮点数和除法运算时提高运算速率。LVDS提供搞数据传输率的同时会有很低的功耗，其具有低噪声、高噪声抑制能力、可靠型号传输、能够集成到系统级IC内、具有低电压电源的兼容性等特定，LVDS的产品数据速率可以从几百Mbps到2Gbps，一般接口为14PIN、20PIN、30PIN。LVDS技术拥有330mV的低压差分信号和快速过度时间。这可以让产品达到自100Mpbsz至超过1Gbps的高数据速率。LVDS技术用于简单的线路驱动器和接收器物理层器件以及比较复杂的接口通信芯片组。通道链路芯片组多路复用和解多路复用慢速TTL信号线路以提供窄式高速低功耗LVDS接口。这些芯片组可以大幅度节省系统的电缆和连接器成本，并且可以减少连接器所占面积所需的物理空间。LVDS解决方案为设计人员解决高速I/O接口问题提供了新选择。专业术语解释：FPGA：Field－ProgrammableGateArray，即现场可编程门阵列。DSP：DigitalSignalProcessing,缩写为DSP，即数字信号处理，DSP芯片即为数字信号处理芯片。LVDS：Low-VoltageDifferentialSignaling，即低电压差分信号。SRIO：SerialRapidI/O，是面向串行背板、DSP和相关串行数据平面连接应用的串行RapidI/O接口。V7：Virtex-7，xilinx7系列FPGA。Z7：Zynq-7000，xilinx7系列FPGA，内置处理器硬核。XILINX：(赛灵思)是全球领先的可编程逻辑完整解决方案的供应商。VPX：是VITA(VMEInternationalTradeAssociation,VME国际贸易协会)组织于2007年在其VME总线基础上提出的新一代高速串行总线标准。
技术实现思路
本技术克服了现有技术的不足，提供一种基于DSP与FPGA架构下的多通道高带宽信号处理系统。以期待解决嵌入式处理设备大量数据传输困难，操作复杂，成本高，开发周期长等问题。为解决上述的技术问题，本技术采用以下技术方案：一种基于DSP与FPGA架构下的多通道高带宽信号处理系统，它包括用于提供对外接口的宽带接口板、用于数据处理和通信统计的宽带控制板、用于数据传输的宽带接收板和宽带处理板；所述宽带接口板通过VPX接插件与所述宽带控制板连接；所述宽带控制板通过连接器与所述宽带接收板连接；所述宽带接收板通过连接器与所述宽带处理板连接；所述宽带接收板和所述宽带处理板均设有一个SRIO交换机，所述SRIO交换机包括第一端口、第二端口和第三端口，所述第一端口连接有第一FPGA；所述第二端口连接有第二FPGA；所述第三端口连接所述VPX接插件。更进一步的技术方案是所述的SRIO交换机还连接有第三FPGA。更进一步的技术方案是所述的第一FPGA与所述第二FPGA互为备份。更进一步的技术方案是所述的宽带接收板与宽带处理板上均设置有48对GTH高速接口。更进一步的技术方案是所述的宽带接口板将SRIO路由设置为将宽带接口板的VPX接插件的SRIO4x接口直接路由到对应的光纤接口上；所述宽带接口板在外部将光纤接口环回；所述宽带控制板上两片DSP的SRIO接口分别与所述宽带接口板相连。更进一步的技术方案是所述的宽带处理板与所述宽带接收板通过6.25G光纤模块进行数据通信。更进一步的技术方案是宽带控制板一共有4对4x到板内，一对4x到VPX接插件做SRIO交换。与现有技术相比，本技术实施例的有益效果之一是：本技术可以简单、快速的对大容量数据进行传输，分析以及计算等操作。该设备防震、防水等级高，适用于具有舰载雷达等嵌入式存储设备在地面对其存储数据进行分析处理等场合。附图说明图1为本技术一个实施例的SRIO连接关系图。图2为本技术一个实施例的LVDS连接关系图。图3为本技术一个实施例的GTH和光纤连接关系图。图4为本技术一个实施例的FPG#AA和FPG#AB互为备份框图。具体实施方式本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。下面结合附图及实施例对本技术的具体实施方式进行详细描述。在下面的详细描述中，出于解释的目的描述了许多具体描述以便能够彻底理解所公开的实施方案，然而，很明显一个或多个实施方式可以在不使用这些具体描述的情况下实施，在其他实例中，示意性地显示已知结构和装置，以便简化附图。如图1至图4所示，根据本技术的一个实施例，本实施例公开一种基于DSP与FPGA架构下的多通道高带宽信号处理系统，它包括用于提供对外接口的宽带接口板、用于数据处理和通信统计的宽带控制板、用于数据传输的宽带接收板和宽带处理板；所述宽带接口板通过VPX标准接插件与所述宽带控制板连接；所述宽带控制板通过J30J系列连接器与所述宽带接收板连接；所述宽带接收板通过J30J系列连接器与所述宽带处理板连接。进一步的，本实施例中所述宽带接口板的SRIO交换机对设备外接口为光纤；所述宽带控制板上的Z7作为主控进行操作，Z7通过LVDS接口向接口板获取板卡信息；所述宽带接收板和宽带处理板每个板卡均有一个SRIO交换机，交换机使用了3个端口，其中两个端口分别连接到宽带控制板FPGA#A(即为：第一FPGA)和FPGA#B(即为：第二FPAG)，另外一个端口连接到VPX接插件；所述各板卡之间通过互连的LVDS、SRIO接口进行通信；具体实施方案是，宽带处理板和宽带接收板板卡上共有3片FPGA，其中FPGA#C(即为：第三FPAG)主要负责板卡内控制和各芯片的加载及配置，FPGA#A和FPGA#B主要负责光纤及高速GTH接口与其他板卡进行通信。优选的，本实施例中所述宽带处理板和宽带接收板两片V7进行相互备份，其PCB走线设计与FPGA程序代码完全相同，保证数据传输的速率一致。宽带处理板接收30对光纤数据，经过处理后通过48对GTH传输到下一片宽带处理板卡，以此类推，完成大数据的处理，GTH处理速率可达6.25*48*2*7Gbps。本实施例中SRIO数据流具体实施方案为：宽带接口板接收到外部提供的SRIO数据，经过交换机路由将SRIO数据处理后，分发给数据接收板和数据处理板，宽带接收板和宽带处理板上的FPGA对接收到的SRIO进行协议处理，宽带处理板将数据转换后传给宽带接收板，宽带接收板通过光纤模块将协议处理后的数据传输给下一个设备。其中，GTH数据流具体实施本文档来自技高网...

【技术保护点】
一种基于DSP与FPGA架构下的多通道高带宽信号处理系统，它包括用于提供对外接口的宽带接口板、用于数据处理和通信统计的宽带控制板、用于数据传输的宽带接收板和宽带处理板；其特征在于：所述宽带接口板通过VPX接插件与所述宽带控制板连接；所述宽带控制板通过连接器与所述宽带接收板连接；所述宽带接收板通过连接器与所述宽带处理板连接；所述宽带接收板和所述宽带处理板均设有一个SRIO交换机，所述SRIO交换机包括第一端口、第二端口和第三端口，所述第一端口连接有第一FPGA；所述第二端口连接有第二FPGA；所述第三端口连接所述VPX接插件。

【技术特征摘要】
1.一种基于DSP与FPGA架构下的多通道高带宽信号处理系统，它包括用于提供对外接口的宽带接口板、用于数据处理和通信统计的宽带控制板、用于数据传输的宽带接收板和宽带处理板；其特征在于：所述宽带接口板通过VPX接插件与所述宽带控制板连接；所述宽带控制板通过连接器与所述宽带接收板连接；所述宽带接收板通过连接器与所述宽带处理板连接；所述宽带接收板和所述宽带处理板均设有一个SRIO交换机，所述SRIO交换机包括第一端口、第二端口和第三端口，所述第一端口连接有第一FPGA；所述第二端口连接有第二FPGA；所述第三端口连接所述VPX接插件。2.根据权利要求1所述的基于DSP与FPGA架构下的多通道高带宽信号处理系统，其特征在于所述的SRIO交换机还连接有第三FPGA。3.根据权利要求1所述的基于DSP与...

【专利技术属性】
技术研发人员：郭世近，姚俊成，林峰，阴陶，戴荣，
申请(专利权)人：成都傅立叶电子科技有限公司，深圳市特发信息股份有限公司，
类型：新型
国别省市：四川,51