一种基于ARM+FPGA架构的路由器制造技术

本实用新型专利技术公开了一种基于ARM+FPGA架构的路由器，所述路由器的结构包括三个模块：主控制模块、WAN口模块和LAN口模块，其中主控制模块包括主控芯片及其外围器件：主控芯片采用ARM+FPGA架构的处理器，外围器件包括DDR3内存芯片、Flash芯片、iNAND芯片、RS232电平转换芯片以及时钟复位芯片。本实用新型专利技术提供1个千兆WAN口、10个LAN口（包括8个百兆LAN口和2个千兆LAN口），与传统路由器设计方案相比具有数据处理速度快、网络管理功能丰富、性价比高，且可根据项目实际需求在FPGA中灵活实现所需功能的优点。

A router based on ARM+FPGA architecture

The utility model discloses a ARM+FPGA architecture based router, the router structure includes three modules: the main control module, WAN interface module and LAN interface module, the main control module comprises a main control chip and its peripheral devices: the main control chip ARM+FPGA processor, peripheral devices including DDR3 memory chip, Flash chip, iNAND chip, RS232 chip level conversion and clock reset chip. The utility model provides 1 Gigabit WAN port, 10 LAN port (including 8 fast LAN port and 2 Gigabit LAN port), compared with the traditional router design scheme has the advantages of fast data processing, network management, feature rich, cost-effective, and according to the actual needs of the project has the functions needed for flexible implementation in FPGA in.

【技术实现步骤摘要】
一种基于ARM+FPGA架构的路由器
本技术涉及系统设计
，具体涉及一种基于ARM+FPGA架构的路由器。
技术介绍
目前对于实现网络管理和路由的功能，一种方案是CPU+switch芯片，这是一种比较传统的方案，该方案在CPU上运行操作系统对网络进行管理以及实现路由功能，switch芯片则负责网络数据的转发。该方案比较灵活，可通过更新操作系统便可加入新的功能和服务，但是随着各种网络数据爆炸性的增长，数据处理的时间越来越长，逐渐无法满足数据快速处理的需求。另外一种方案是CPU+路由芯片，这种方案中CPU只负责网络管理的功能，路由功能由专用路由芯片来完成，专用路由芯片将路由算法和数据转发全部采用硬件来实现，但专用的路由芯片所能提供的功能比较固定，不能根据项目实际需求灵活调整，同时专用路由芯片一般价格比较高昂，使设备的成本大为增加。
技术实现思路
本技术要解决的技术问题是：本技术针对以上问题，为了提高路由器的处理速度，同时能够根据项目需求不同灵活配置，并使设备成本降低，提供一种基于ARM+FPGA架构的路由器。本技术所采用的技术方案为：一种基于ARM+FPGA架构的路由器，所述路由器的结构包括三个模块：主控制模块、WAN口模块和LAN口模块，其中主控制模块包括主控芯片及其外围器件：主控芯片采用ARM+FPGA架构的处理器，外围器件包括DDR3内存芯片、Flash芯片、iNAND芯片、RS232电平转换芯片以及时钟复位芯片，其中：DDR3内存芯片和主控芯片的DDR3controller相连，用于操作系统和应用程序的运行；Flash芯片和主控芯片的memorycontroller相连，用于存放firmware文件；iNAND芯片和主控芯片的SDIOcontroller相连作为应用程序的存储芯片；RS232电平转换芯片和主控芯片的UART接口相连作为路由器的调试接口；主控芯片的千兆MAC_1通过RGMII和千兆PHY芯片相连，构成路由器的WAN模块；主控芯片的千兆MAC_2通过RGMII和switch芯片相连构成路由器的LAN模块；主控芯片的SMI接口在FPGA内生成，用于对switch芯片寄存器进行配置管理。所述WAN口模块包括：千兆PHY芯片和集成网络变压器的RJ45接口构成，其中：千兆PHY芯片通过RGMII和主控芯片的千兆MAC_1相连，用于外部网络和主控芯片进行数据传输；RJ45接口和千兆PHY芯片相连构成路由器的千兆WAN口。所述LAN口模块包括：switch芯片、千兆PHY芯片以及集成网络变压器的RJ45接口。所述Switch芯片内含8个百兆网口和3个千兆网口，其中百兆网口在芯片内部集成MAC和PHY，千兆网口能够配置成MAC或PHY模式。所述千兆网口中，其中一个千兆网口配置为RGMII接口的PHY模式，并与主控芯片的千兆MAC_2相连作为与主控制模块进行数据传输的接口，另两个千兆网口配置为SGMII接口的MAC模式外接千兆PHY芯片。所述Switch芯片的8个百兆网口和2个千兆PHY芯片连接RJ45网络接口，构成8个百兆LAN口和2个千兆LAN口，可灵活地满足不同场合的应用。本技术的有益效果为：本技术提供1个千兆WAN口、10个LAN口（包括8个百兆LAN口和2个千兆LAN口），与传统路由器设计方案相比具有数据处理速度快、网络管理功能丰富、性价比高，且可根据项目实际需求在FPGA中灵活实现所需功能的优点。附图说明图1为本技术路由器设计功能框图。具体实施方式根据说明书附图，结合具体实施方式对本技术进一步说明：实施例1如图1所示，一种基于ARM+FPGA架构的路由器，所述路由器的结构包括三个模块：主控制模块、WAN口模块和LAN口模块，其中主控制模块包括主控芯片及其外围器件：主控芯片采用ARM+FPGA架构的处理器，其中ARM主要负责系统的初始化、配置、管理以及运行上层应用程序，FPGA用于实现路由功能，且两者通过高速总线互连，这样既保留了ARM和FPGA独立设计的特点，又发挥了两者相互融合的优势；外围器件包括DDR3内存芯片、Flash芯片、iNAND芯片、RS232电平转换芯片以及时钟复位芯片等，其中：DDR3内存芯片和主控芯片的DDR3controller相连，用于操作系统和应用程序的运行；Flash芯片和主控芯片的memorycontroller相连，用于存放firmware文件；iNAND芯片和主控芯片的SDIOcontroller相连作为应用程序的存储芯片；RS232电平转换芯片和主控芯片的UART接口相连作为路由器的调试接口；主控芯片的千兆MAC_1通过RGMII和千兆PHY芯片相连，构成路由器的WAN模块；主控芯片的千兆MAC_2通过RGMII和switch芯片相连构成路由器的LAN模块；主控芯片的SMI接口在FPGA内生成，用于对switch芯片寄存器进行配置管理。实施例2在实施例1的基础上，本实施例所述WAN口模块包括：千兆PHY芯片和集成网络变压器的RJ45接口构成，其中：千兆PHY芯片通过RGMII和主控芯片的千兆MAC_1相连，用于外部网络和主控芯片进行数据传输；RJ45接口和千兆PHY芯片相连构成路由器的千兆WAN口。实施例3在实施例1或2的基础上，本实施例所述LAN口模块包括：switch芯片、千兆PHY芯片以及集成网络变压器的RJ45接口。实施例4在实施例3的基础上，本实施例所述Switch芯片内含8个百兆网口和3个千兆网口，其中百兆网口在芯片内部集成MAC和PHY，千兆网口能够配置成MAC或PHY模式。实施例5在实施例4的基础上，本实施例所述千兆网口中，其中一个千兆网口配置为RGMII接口的PHY模式，并与主控芯片的千兆MAC_2相连作为与主控制模块进行数据传输的接口，另两个千兆网口配置为SGMII接口的MAC模式外接千兆PHY芯片。实施例6在实施例5的基础上，本实施例所述Switch芯片的8个百兆网口和2个千兆PHY芯片连接RJ45网络接口，构成8个百兆LAN口和2个千兆LAN口，可灵活地满足不同场合的应用。实施方式仅用于说明本技术，而并非对本技术的限制，有关
的普通技术人员，在不脱离本技术的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本技术的范畴，本技术的专利保护范围应由权利要求限定。本文档来自技高网...

【技术保护点】
一种基于ARM+FPGA架构的路由器，其特征在于，所述路由器的结构包括三个模块：主控制模块、WAN口模块和LAN口模块，其中主控制模块包括主控芯片及其外围器件：主控芯片采用ARM+FPGA架构的处理器，外围器件包括DDR3内存芯片、Flash芯片、iNAND芯片、RS232电平转换芯片以及时钟复位芯片，其中：DDR3内存芯片和主控芯片的DDR3 controller相连，用于操作系统和应用程序的运行；Flash芯片和主控芯片的memory controller相连，用于存放firmware文件；iNAND芯片和主控芯片的SDIO controller相连作为应用程序的存储芯片；RS232电平转换芯片和主控芯片的UART接口相连作为路由器的调试接口；主控芯片的千兆MAC_1通过RGMII和千兆PHY芯片相连，构成路由器的WAN模块；主控芯片的千兆MAC_2通过RGMII和switch芯片相连构成路由器的LAN模块；主控芯片的SMI接口在FPGA内生成，用于对switch芯片寄存器进行配置管理。

【技术特征摘要】
1.一种基于ARM+FPGA架构的路由器，其特征在于，所述路由器的结构包括三个模块：主控制模块、WAN口模块和LAN口模块，其中主控制模块包括主控芯片及其外围器件：主控芯片采用ARM+FPGA架构的处理器，外围器件包括DDR3内存芯片、Flash芯片、iNAND芯片、RS232电平转换芯片以及时钟复位芯片，其中：DDR3内存芯片和主控芯片的DDR3controller相连，用于操作系统和应用程序的运行；Flash芯片和主控芯片的memorycontroller相连，用于存放firmware文件；iNAND芯片和主控芯片的SDIOcontroller相连作为应用程序的存储芯片；RS232电平转换芯片和主控芯片的UART接口相连作为路由器的调试接口；主控芯片的千兆MAC_1通过RGMII和千兆PHY芯片相连，构成路由器的WAN模块；主控芯片的千兆MAC_2通过RGMII和switch芯片相连构成路由器的LAN模块；主控芯片的SMI接口在FPGA内生成，用于对switch芯片寄存器进行配置管理。2.根据权利要求1所述的一种基于ARM+FPGA架构的路由器，其特征在于，所述WAN口模块包括：千兆PHY芯片和集成网络变压器的RJ4...

【专利技术属性】
技术研发人员：邓文博，张燕群，
申请(专利权)人：郑州云海信息技术有限公司，
类型：新型
国别省市：河南,41