一种基于电弧光特征谱的空心电抗器内表面在线监控系统技术方案

一种基于电弧光特征谱的空心电抗器内表面在线监控系统，属于监视监测设备领域。本实用新型专利技术的目的是通过实时监控电抗器匝间的光谱变化，判别、了解电抗器运行状况的基于电弧光特征谱的空心电抗器内表面在线监控系统。本实用新型专利技术在干式空心电抗器的下端斜置安装有反光镜，在反光镜和干式空心电抗器下端距离较远的一侧有光学透镜，光学透镜通过光纤与在线监控设备连接，在线监控设备通过网络连接在监控网络中心上。本实用新型专利技术无需再电抗器内部设置额外的装置，即使在电抗器不停止运行的状态下也可以安全安装本监控系统。

An on-line monitoring system for inner surface of hollow reactor based on the characteristic spectrum of electric arc light

An on-line monitoring system for inner surface of hollow reactor based on the characteristic spectrum of electric arc light, which belongs to the field of monitoring and monitoring equipment. The purpose of the utility model is to monitor the inner surface on-line monitoring system of the hollow reactor based on the arc light characteristic spectrum by identifying the spectral change of the turn to turn between the reactors and identifying the operation state of the reactor. The utility model in dry hollow reactor reflectors are arranged at the lower end of the oblique, with an optical lens on one side of the reflector and the dry hollow reactor bottom distance is far, optical lens are connected by optical fiber and online monitoring equipment, on-line monitoring equipment connected to the network monitoring center through the network. The utility model does not need an additional device inside the reelectric reactor, even if the reactor does not stop running, it can also be safely installed in the monitoring system.

【技术实现步骤摘要】
一种基于电弧光特征谱的空心电抗器内表面在线监控系统
本技术属于监视监测设备领域。
技术介绍
干式电抗器具有安装方便、维护简单、噪音低、参数稳定性及线性特性优良等显著优点，作为无功补偿装置的重要组成部分，在提高供电质量方面起着重要作用。由于干式电抗器工作在高压高频的条件下，一旦出现故障，电抗器内表面产生的电弧光会发出大量光能量、热能量及冲击力，会对电力设备、传输线路造成毁灭性破坏。而且目前还无适当的微机保护与在线监测装置，直到电抗器彻底烧毁酿成事故，才能知道电抗器已经损坏。因此，能在发展成事故之前通过监控电抗器的运行状况，如正常运行、匝间短路故障，及时报警或切除故障是具有现实意义的。
技术实现思路
本技术的目的是通过实时监控电抗器匝间的光谱变化，判别、了解电抗器运行状况的基于电弧光特征谱的空心电抗器内表面在线监控系统。本技术在干式空心电抗器的下端斜置安装有反光镜，在反光镜和干式空心电抗器下端距离较远的一侧有光学透镜，光学透镜通过光纤与在线监控设备连接，在线监控设备通过网络连接在监控网络中心上；其中在线监控设备包括主控芯片、电源接入电路、电源指示灯电路、3.3V电压转换电路、1.2V转换电路、主控芯片逻辑芯片3.3V铝箔电路、主控逻辑芯片1.2滤波电路、主控逻辑芯片配置电路、主控芯片的复位电路、主控芯片的晶振电路、flash存储芯片电路、主控逻辑芯片的JTAG接口电路、USB电路、USB晶振电路、USB接口电路、EEPROM存储电路、以太网外围电路、网口接口电路、滤波电路、网口芯片晶振电路、1V8电压稳压电路、1V稳压电路；主控芯片：采用FPGAXC6SLX9_TQG144，主控芯片U9的part1引脚122、125、135与电源指示灯电路的VCC3V3相连；引脚144接电阻R30的一端相连，电阻R30的另一端接地；VCC3V3是电压3.3V供电；主控芯片U9的part2的引脚76、86、103与电源指示灯电路的VCC3V3相连；主控芯片U9的part3的引脚42、引脚63与3.3V电压转换电路的VCC3V3相连，引脚72与电阻R29的一端相连，电阻R29的另一端与3.3V电压转换电路的VCC3V3相连；主控芯片U9part4引脚18，31，4与3.3V电压转换电路的VCC3V3相连；主控芯片U9part5的引脚3、引脚13、引脚25、引脚49、引脚54、引脚68、引脚77、引脚91、引脚98、引脚108、引脚113、引脚130、引脚136并联连接到地；主控芯片U9part6是芯片的程序的下载电路，引脚73接电阻R34的一端，电阻R34另一端与地相连；主控芯片U9part7的引脚129、引脚20、引脚36、引脚53、引脚90并联连接电压VCC3.3，引脚128、引脚19、引脚28、引脚52、引脚89并联连接电压VCC1.2；电源接入电路：电源从外接电源接口J8连接在外部交流电接入电路，外接电源接口J8的3脚接入通保险丝F1一端1脚，而J8的1和2脚与地相连；F1的2脚与电容C59、电容C61、电容C65的上端相连，电容C59、电容C61、电容C65的另一端与地相连；而保险丝F1的另一端也与VCC5V相连；VCC5V为5V电压输出；J8的3脚还与电源指示灯电路的VCCIN连接；电源指示灯电路：电源接入电路中J8的3脚与电阻R64的一端相连，电阻R64的另一端与LED灯D3的右端相连，LED灯D3的左端和地相连；3.3V电压转换电路：电源接入电路的VCC5V与芯片U15即ASM1117-3.3的3脚相连，芯片U15的3脚同时与电容C73、电容C74的上端相连，电容C73电容C74的下端与地相连；芯片U15的1脚与地相连，芯片U15的2脚、芯片U15的4脚与VCC3V3相连，电容C75的一端也与VCC3V3相连，电容C75的另一端与地相连；1.2V转换电路：3.3V电压转换电路的VCC3V3与芯片U14的3脚相连；电容C60、电容C66的上端与VCC3V3相连，电容C66的下端与地相连；芯片U14的1脚与地相连，2脚、4脚与VCC1V2相连；电容C62、电容C63、电容C67的上端与VCC1V2相连，电容C62、电容C63、电容C67的下端与地相连；主控芯片逻辑芯片3.3V滤波电路：电容C23、电容C24、电容C25、电容C26、电容C27、电容C28、电容C29、电容C30、电容C31、电容C32、电容C33、电容C34、电容C35、电容C36、电容C37、电容C38、电容C38、电容C39、电容C40、电容C41、电容C42、电容C43、电容C44、电容C45、电容C46、电容C47的上端与3.3V电压转换电路的VCC3V3相连，它们的下端与地相连；主控逻辑芯片1.2V滤波电路：电容C52、电容C48、电容C49、电容C50、电容C51、电容C53、电容C54的上端与1.2V转换电路的VCC1V2相连，它们的下端与地相连；主控逻辑芯片配置电路：电阻R35的上端与3.3V电压转换电路的VCC3V3相连，电阻R35的下端与电阻R36的上端相连，电阻R36的下端与地相连，同时电阻R36上端还与主控芯片U9的69脚相连；电阻R37的上端与主控芯片U9的60脚相连，电阻R37的下端与地相连；VCC3V3与电阻R45的上端相连，电阻R45的下端与电阻R47的右端和按键SW2的左端相连，按键SW2的右端与地相连；电阻R47的左端与主控芯片U9的引脚37相连；VCC3V3与电阻R44的上端相连，电阻R44的下端与LED_YELLOWD2的上端相连，LED_YELLOWD2的下端与电阻R51的上端相连，电阻R51的下端与地相连；LED_YELLOWD2上端与U9的71脚相连；VCC3V3与LED_YELLOWD1的1脚以及电阻R48的上端相连，电阻R48的下端与主控芯片U9的39脚相连；LED_YELLOWD1的下端与电阻R49的上端相连，电阻R49的下端与R48的下端相连；主控芯片的复位电路：按键SW1的上端与3.3V电压转换电路的VCC3V3相连，按键SW1的下端与电阻R46的右端和电阻R50的上端相连；电阻R46的左端与主控芯片U9的引脚43相连；电阻R50的下端与地相连；主控芯片的晶振电路：VCC3V3与电感L1的左端相连，电感L1的右端与芯片U11的4脚相连，芯片U11的3脚与电阻R42的左端相连，电阻R42的右端与主控芯片U9的55脚相连；芯片U11的2脚接地，芯片U11的1脚接电阻R43的右端，电阻R43的右端与芯片U11的4脚相连；电容C65的上端与芯片U11的4脚相连，电容C65的下端与地相连，电容C57的上端与芯片U11的4脚相连，电容C57的下端与地相连；flash存储芯片电路：VCC3V3与3.3V电压转换电路中的VCC3V3相连；芯片U10为flash存储芯片，存储芯片U10的1脚与电阻R39的2脚和以及主控芯片U9的电阻R33的2脚相连，电阻R33的1脚与U9的38脚相连；电阻R39的1脚与VCC3V3相连；储存芯片U10的2脚与电阻R41的右端相连，电阻R41的左端和主控芯片U9的65脚相连；储存芯片U10的3脚接电阻R38的下端，电阻R38的上端与VCC3V3相连；储存芯本文档来自技高网...

【技术保护点】
一种基于电弧光特征谱的空心电抗器内表面在线监控系统，其特征在于：在干式空心电抗器（1）的下端斜置安装有反光镜（2），在反光镜（2）和干式空心电抗器（1）下端距离较远的一侧有光学透镜（3），光学透镜（3）通过光纤（4）与在线监控设备（5）连接，在线监控设备（5）通过网络连接在监控网络中心（6）上；其中在线监控设备（5）包括主控芯片、电源接入电路、电源指示灯电路、3.3V电压转换电路、1.2V转换电路、主控芯片逻辑芯片3.3V铝箔电路、主控逻辑芯片1.2滤波电路、主控逻辑芯片配置电路、主控芯片的复位电路、主控芯片的晶振电路、flash存储芯片电路、主控逻辑芯片的JTAG接口电路、USB电路、USB晶振电路、USB接口电路、EEPROM存储电路、以太网外围电路、网口接口电路、滤波电路、网口芯片晶振电路、1V8电压稳压电路、1V稳压电路；主控芯片U9：采用型号为FPGAXC6SLX9_TQG144的芯片，是由part1～part7构成，主控芯片U9的part1 引脚122、125、135与电源指示灯电路的VCC3V3相连；引脚144接电阻R30的一端相连，电阻R30的另一端接地；VCC3V3是电压3.3V供电；主控芯片U9的part2的引脚76、86、103与电源指示灯电路的VCC3V3相连；主控芯片U9的part3的引脚42、引脚63与3.3V电压转换电路的VCC3V3相连，引脚72 与电阻R29的一端相连，电阻R29的另一端与3.3V电压转换电路的VCC3V3相连；主控芯片U9 part4 引脚18，31，4 与3.3V电压转换电路的VCC3V3相连；主控芯片U9 part5的引脚3、引脚13、引脚25、引脚49、引脚54、引脚68、引脚77、引脚91、引脚98、引脚108、引脚113、引脚130、引脚136并联连接到地；主控芯片U9 part6 是芯片的程序的下载电路，引脚73接电阻R34的一端，电阻R34另一端与地相连；主控芯片U9 part7 的引脚129、引脚20、引脚36、引脚53、引脚90并联连接电压VCC3.3，引脚128,、引脚19、引脚28、引脚52、引脚89并联连接电压VCC1.2；电源接入电路：电源从外接电源接口J8连接在外部交流电接入电路，外接电源接口J8的3脚接入通保险丝F1一端1脚，而J8的1和2脚与地相连；F1的2脚与电容C59、电容C61、电容C65的上端相连，电容C59、电容C61、电容C65的另一端与地相连；而保险丝F1的另一端也与VCC5V相连；VCC5V为5V电压输出；J8的3脚还与电源指示灯电路的VCCIN连接；电源指示灯电路：电源接入电路中J8的3脚与电阻R64的一端相连，电阻R64的另一端与LED灯D3的右端相连，LED灯D3的左端和地相连；3.3V电压转换电路：电源接入电路的VCC5V与芯片U15即ASM1117‑3.3的3脚相连，芯片U15的3脚同时与电容C73、电容C74的上端相连，电容C73电容C74的下端与地相连；芯片U15的1脚与地相连，芯片U15的2脚、芯片U15的4脚与VCC3V3相连，电容C75的一端也与VCC3V3相连，电容C75的另一端与地相连；1.2V转换电路：3.3V电压转换电路的VCC3V3与芯片U14的3脚相连；电容C60、电容C66的上端与VCC3V3相连，电容C66的下端与地相连；芯片U14的1脚与地相连，2脚、4脚与VCC1V2相连；电容C62、电容C63、电容C67的上端与VCC1V2相连，电容C62、电容C63、电容C67的下端与地相连；主控芯片逻辑芯片3.3V滤波电路：电容C23、电容C24、电容C25、电容C26、电容C27、电容C28、电容C29、电容C30、电容C31、电容C32、电容C33、电容C34、电容C35、电容C36、电容C37、电容C38、电容C38、电容C39、电容C40、电容C41、电容C42、电容C43、电容C44、电容C45、电容C46、电容C47的上端与3.3V电压转换电路的VCC3V3相连，它们的下端与地相连；主控逻辑芯片1.2V滤波电路：电容C52、电容C48、电容C49、电容C50、电容C51、电容C53、电容C54的上端与1.2V转换电路的VCC1V2相连，它们的下端与地相连；主控逻辑芯片配置电路：电阻R35的上端与3.3V电压转换电路的VCC3V3相连，电阻R35的下端与电阻R36的上端相连，电阻R36的下端与地相连，同时电阻R36上端还与主控芯片U9的69脚相连；电阻R37的上端与主控芯片U9的60脚相连，电阻R37的下端与地相连；VCC3V3与电阻R45的上端相连，电阻R45的下端与电阻R47的右端和按键SW2的左端相连，按键SW2的右端与地相连；电阻R47的左端与主控芯片U9的引脚37相连；VCC3V...

【技术特征摘要】
1.一种基于电弧光特征谱的空心电抗器内表面在线监控系统，其特征在于：在干式空心电抗器（1）的下端斜置安装有反光镜（2），在反光镜（2）和干式空心电抗器（1）下端距离较远的一侧有光学透镜（3），光学透镜（3）通过光纤（4）与在线监控设备（5）连接，在线监控设备（5）通过网络连接在监控网络中心（6）上；其中在线监控设备（5）包括主控芯片、电源接入电路、电源指示灯电路、3.3V电压转换电路、1.2V转换电路、主控芯片逻辑芯片3.3V铝箔电路、主控逻辑芯片1.2滤波电路、主控逻辑芯片配置电路、主控芯片的复位电路、主控芯片的晶振电路、flash存储芯片电路、主控逻辑芯片的JTAG接口电路、USB电路、USB晶振电路、USB接口电路、EEPROM存储电路、以太网外围电路、网口接口电路、滤波电路、网口芯片晶振电路、1V8电压稳压电路、1V稳压电路；主控芯片U9：采用型号为FPGAXC6SLX9_TQG144的芯片，是由part1～part7构成，主控芯片U9的part1引脚122、125、135与电源指示灯电路的VCC3V3相连；引脚144接电阻R30的一端相连，电阻R30的另一端接地；VCC3V3是电压3.3V供电；主控芯片U9的part2的引脚76、86、103与电源指示灯电路的VCC3V3相连；主控芯片U9的part3的引脚42、引脚63与3.3V电压转换电路的VCC3V3相连，引脚72与电阻R29的一端相连，电阻R29的另一端与3.3V电压转换电路的VCC3V3相连；主控芯片U9part4引脚18，31，4与3.3V电压转换电路的VCC3V3相连；主控芯片U9part5的引脚3、引脚13、引脚25、引脚49、引脚54、引脚68、引脚77、引脚91、引脚98、引脚108、引脚113、引脚130、引脚136并联连接到地；主控芯片U9part6是芯片的程序的下载电路，引脚73接电阻R34的一端，电阻R34另一端与地相连；主控芯片U9part7的引脚129、引脚20、引脚36、引脚53、引脚90并联连接电压VCC3.3，引脚128,、引脚19、引脚28、引脚52、引脚89并联连接电压VCC1.2；电源接入电路：电源从外接电源接口J8连接在外部交流电接入电路，外接电源接口J8的3脚接入通保险丝F1一端1脚，而J8的1和2脚与地相连；F1的2脚与电容C59、电容C61、电容C65的上端相连，电容C59、电容C61、电容C65的另一端与地相连；而保险丝F1的另一端也与VCC5V相连；VCC5V为5V电压输出；J8的3脚还与电源指示灯电路的VCCIN连接；电源指示灯电路：电源接入电路中J8的3脚与电阻R64的一端相连，电阻R64的另一端与LED灯D3的右端相连，LED灯D3的左端和地相连；3.3V电压转换电路：电源接入电路的VCC5V与芯片U15即ASM1117-3.3的3脚相连，芯片U15的3脚同时与电容C73、电容C74的上端相连，电容C73电容C74的下端与地相连；芯片U15的1脚与地相连，芯片U15的2脚、芯片U15的4脚与VCC3V3相连，电容C75的一端也与VCC3V3相连，电容C75的另一端与地相连；1.2V转换电路：3.3V电压转换电路的VCC3V3与芯片U14的3脚相连；电容C60、电容C66的上端与VCC3V3相连，电容C66的下端与地相连；芯片U14的1脚与地相连，2脚、4脚与VCC1V2相连；电容C62、电容C63、电容C67的上端与VCC1V2相连，电容C62、电容C63、电容C67的下端与地相连；主控芯片逻辑芯片3.3V滤波电路：电容C23、电容C24、电容C25、电容C26、电容C27、电容C28、电容C29、电容C30、电容C31、电容C32、电容C33、电容C34、电容C35、电容C36、电容C37、电容C38、电容C38、电容C39、电容C40、电容C41、电容C42、电容C43、电容C44、电容C45、电容C46、电容C47的上端与3.3V电压转换电路的VCC3V3相连，它们的下端与地相连；主控逻辑芯片1.2V滤波电路：电容C52、电容C48、电容C49、电容C50、电容C51、电容C53、电容C54的上端与1.2V转换电路的VCC1V2相连，它们的下端与地相连；主控逻辑芯片配置电路：电阻R35的上端与3.3V电压转换电路的VCC3V3相连，电阻R35的下端与电阻R36的上端相连，电阻R36的下端与地相连，同时电阻R36上端还与主控芯片U9的69脚相连；电阻R37的上端与主控芯片U9的60脚相连，电阻R37的下端与地相连；VCC3V3与电阻R45的上端相连，电阻R45的下端与电阻R47的右端和按键SW2的左端相连，按键SW2的右端与地相连；电阻R47的左端与主控芯片U9的引脚37相连；VCC3V3与电阻R44的上端相连，电阻R44的下端与LED_YELLOWD2的上端相连，LED_YELLOWD2的下端与电阻R51的上端相连，电阻R51的下端与地相连；LED_YELLOWD2上端与U9的71脚相连；VCC3V3与LED_YELLOWD1的1脚以及电阻R48的上端相连，电阻R48的下端与主控芯片U9的39脚相连；LED_YELLOWD1的下端与电阻R49的上端相连，电阻R49的下端与R48的下端相连；主控芯片的复位电路：按键SW1的上端与3.3V电压转换电路的VCC3V3相连，按键SW1的下端与电阻R46的右端和电阻R50的上端相连；电阻R46的左端与主控芯片U9的引脚43相连；电阻R50的下端与地相连；主控芯片的晶振电路：VCC3V3与电感L1的左端相连，电感L1的右端与晶振U11的4脚相连，晶振U11的3脚与电阻R42的左端相连，电阻R42的右端与主控芯片U9的55脚相连；晶振U11的2脚接地，晶振U11的1脚接电阻R43的右端，电阻R43的右端与晶振U11的4脚相连；电容C65的上端与晶振U11的4脚相连，电容C65的下端与地相连，电容C57的上端与晶振U11的4脚相连，电容C57的下端与地相连；flash存储芯片电路：芯片U10型号为M25P80，VCC3V3与3.3V电压转换电路中的VCC3V3相连；芯片U10为flash存储芯片，芯片U10的1脚与电阻R39的2脚和以及主控芯片U9的电阻R33的2脚相连，电阻R33的1脚与U9的38脚相连；电阻R39的1脚与VCC3V3相连；芯片U10的2脚与电阻R41的右端相连，电阻R41的左端和主控芯片U9的65脚相连；芯片U10的3脚接电阻R38的下端，电阻R38的上端与VCC3V3相连；芯片U10的4脚与地相连，5脚与主控芯片U9的电阻R32的一端相连，电阻R32的另一端与主控芯片U9的64脚相连；芯片U10的6脚与主控芯片U9的电阻R31的其中一端相连，电阻R31的另一端与主控芯片U9的70脚相连；芯片U10的7脚与电阻R40的下端相连，电阻R40的上端与VCC3V3相连；芯片U10的8脚与VCC3V3相连；电容C55的上端与VCC3V3相连，电容C55的下端与地相连；主控逻辑芯片的JTAG接口电路：接口J5的引脚1、引脚3、引脚5、引脚7、引脚9、引脚11、引脚13与地并联相连；接口J5的2脚与3.3V电压转换电路的VCC3V3相连，接口J5的4脚与主控芯片U9的107脚相连；接口J5的6脚与主控芯片U9的109脚相连；接口J5的8脚与主控芯片的106脚相连，接口J5的10脚与主控芯片U9的110相连；USB电路：U2采...

【专利技术属性】
技术研发人员：李金龙，孙立伟，赵雪松，宋威，王勇，李贞城，庞巍，黄伟，王达，辛守乔，
申请(专利权)人：国网吉林省电力有限公司检修公司，国网吉林省电力有限公司，国家电网公司，
类型：新型
国别省市：吉林,22