用于存储器管理单元的命令驱动转换预取制造技术

本发明专利技术公开了用于预取装置的存储器管理单元MMU中的地址转换的方法和系统。在一实施例中，所述MMU从所述装置的上游组件接收预取命令，所述预取命令包含指令的地址；从所述装置的存储器中的转换表预取所述指令的转换；以及将所述指令的所述转换存储在与所述MMU相关联的转换高速缓冲存储器中。

Command driven conversion prefetching for memory management unit

The invention discloses a method and system for address conversion in the memory management unit MMU of a prefetch device. In one embodiment, the upstream component receives the prefetch command from the MMU device, the prefetch command contains the address of the instruction conversion; conversion from the memory device in the instruction prefetch table; and converting the instructions stored in the conversion and the MMU associated cache memory.

【技术实现步骤摘要】
【国外来华专利技术】用于存储器管理单元的命令驱动转换预取
本公开的实施例涉及用于存储器管理单元的命令驱动转换预取。
技术介绍
系统芯片(SoC)装置可包含一或多个中心处理器、一或多个互连件(或总线)、一或多个周边装置(或上游装置)和一或多个从属装置。此类SoC装置可进一步包含耦合到处理器的存储器管理单元(MMU)以及耦合到一或多个周边装置的一或多个系统MMU(SMMU)。SMMU以与处理器的MMU转换处理器内存存取的地址大致相同的方式提供用于周边装置业务的地址转换服务。MMU的主要功能包含地址转换、内存保护和属性控制。地址转换是输入地址向输出地址的转换。转换信息存储于MMU参考以执行地址转换的转换表中。MMU可将完整的转换存储于转换高速缓冲存储器中以避免在下次接收到至同一存储器块的输入地址时存取所述转换表。MMU转换高速缓冲存储器中的需求遗漏对系统性能和系统成本有负面影响，例如，导致存储器时延(延迟)增加、带宽利用减少以及用以隐藏延迟的缓冲增加。将此类需求遗漏的数量减到最少的当前解决方案包含尝试“预测”将来需要什么转换并且将其置于转换高速缓冲存储器中。具体地，这些解决方案预测将来需要先前使用的和邻近的转本文档来自技高网...

【技术保护点】
一种预取装置的存储器管理单元MMU中的地址转换的方法，其包括：通过所述MMU从所述装置的上游组件接收预取命令，所述预取命令包含指令的地址；通过所述MMU从所述装置的存储器中的转换表预取所述指令的转换；以及通过所述MMU将所述指令的所述转换存储在与所述MMU相关联的转换高速缓冲存储器中。

【技术特征摘要】
【国外来华专利技术】2015.03.28 US 14/672,1331.一种预取装置的存储器管理单元MMU中的地址转换的方法，其包括：通过所述MMU从所述装置的上游组件接收预取命令，所述预取命令包含指令的地址；通过所述MMU从所述装置的存储器中的转换表预取所述指令的转换；以及通过所述MMU将所述指令的所述转换存储在与所述MMU相关联的转换高速缓冲存储器中。2.根据权利要求1所述的方法，其进一步包括：确定所述指令的所述转换是否存在于所述转换高速缓冲存储器中，其中基于所述指令的所述转换不存在于所述转换高速缓冲存储器中来执行所述从所述转换表预取所述指令的所述转换，且其中在从所述装置的所述上游组件接收到所述预取命令之后执行所述确定、所述预取和所述存储。3.根据权利要求1所述的方法，其进一步包括：确定在所述预取期间是否出现错误；以及基于所述预取期间出现所述错误，终止所述预取命令的执行。4.根据权利要求3所述的方法，其进一步包括：基于所述预取期间出现所述错误，忽略所述错误。5.根据权利要求1所述的方法，其进一步包括：终止所述预取命令的执行；以及将指示是否成功地接收和/或执行所述预取命令的一或多个响应发送到所述上游组件。6.根据权利要求1所述的方法，其中所述上游组件包括所述装置的中央处理器。7.根据权利要求1所述的方法，其中所述预取命令包含指定待由所述MMU预取的多个目标地址的一或多个参数。8.根据权利要求1所述的方法，其中所述MMU经由共享的系统互连件耦合到所述上游组件。9.根据权利要求8所述的方法，其中所述预取命令包括向所述MMU指示所述预取命令为预取命令的至少一个字段。10.根据权利要求9所述的方法，其中所述至少一个字段编码于所述预取命令的位[11:0]中。11.根据权利要求1所述的方法，其中所述MMU经由专用于在所述上游组件与所述MMU之间传达预取命令的互连件耦合到所述上游组件。12.根据权利要求1所述的方法，其中所述预取命令通过所述上游组件或软件编译程序产生。13.根据权利要求1所述的方法，其中所述预取命令存在于通过所述上游组件执行的人可读软件代码中。14.根据权利要求1所述的方法，其中所述指令包括预取与一或多个目标地址相关的可能为所述上游组件所需的转换的指令。15.根据权利要求1所述的方法，其中所述指令包括预取与一或多个目标地址相关的确保为所述上游组件所需的转换的指令。16.根据权利要求1所述的方法，其中所述MMU并不将所述预取命令转递到所述装置的下游组件。17.一种用于预取装置的存储器管理单元MMU中的地址转换的设备，其包括：配置成从所述装置的上游组件接收预取命令...

【专利技术属性】
技术研发人员：J·E·波达艾玛，博胡斯拉夫·雷赫利克，P·C·J·维尔齐恩斯基，K·J·厄恩魏因，C·J·莫雷拉，M·瓦里亚，萨拉杰·加代尔拉布，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US