一种电子设备、信息处理方法及信息传输方法技术

本发明专利技术公开了一种电子设备、信息处理方法、及信息传输方法，通过采用环形拓扑连接结构，因此在数据信号收发过程中，可以通过数据在环形拓扑结构内每经过一个处理模块则相应增加或递减一次数字标识，从而可以通过该数字标识确定具体接收该数据信号的处理模块，也可以使得主控设备可以通过该数字标识确定接收到的数据信号具体来自于环形拓扑结构中的哪一个处理模块。并且，当多个处理模块采用本申请实施例中的连接结构后，信号传输路程没有任何分叉，无需增加大量的信号连接线，并且可增加的从属设备数量不会受限，因此具有降低天线信号处理系统的布线布局难度，提高信号传输完整度以及不受从属设备数量限制的技术效果。

An electronic device, information processing method and information transmission method

The invention discloses an electronic device, information processing method, and information transmission method, connection structure by using ring topology, so the data signal transceiver process, the data can be in the ring topology within each processing module through a corresponding increase or decrease a digital ID, which can determine the specific receiving processing module the data signal by the digital ID, also can make the main control device can determine which one receives the data signal processing module mainly comes from the ring topology through the digital ID. And, when a plurality of processing modules by the embodiment of the invention in the connection structure, the signal transmission distance without any bifurcation, no need to increase the number of signal wires, and can increase the number of slave devices will not be constrained, so can reduce the wiring layout difficulty of antenna signal processing system, improve the signal integrity and not the slave device to limit the number of technical effect.

【技术实现步骤摘要】
一种电子设备、信息处理方法及信息传输方法
本专利技术涉及电子
，特别是涉及一种电子设备、信息处理方法及信息传输方法。
技术介绍
目前，在相控阵天线的波束控制系统中，现场可编程逻辑器件FPGA需要同时控制多片数模转换芯片(DAC)。由于相控阵天线的工作环境通常较恶劣，并且应用空间非常受限，因此需要一种数据传输稳定可靠且占用管脚数量少的拓扑结构来实现芯片间的互联。现有技术中存在如下两种芯片连接拓扑结构：一种是星型拓扑结构互联，将FPGA作为中心节点，多片数字模拟转换器(Digitaltoanalogconverter，简称：DAC)作为各个分节点和中心节点直接相连。星型拓扑结构的可靠性高，但是每个分节点都需要一组通信总线和中心节点相连，因此信号线数量巨大，并随着DAC数量的成倍增加，PCB布局布线的复杂度和困难度也相应增加，在空间非常有限的相控阵天线中非常难以实施。另一种是总线型拓扑结构互联，将FPGA和各DAC芯片均挂载在同一总线上，FPGA作为主控设备，各DAC作为从属设备并通过片选信号进行区分。总线型拓扑结构虽然能够节省一定的信号线数量，但是由于总线负载驱动能力限制，同一总线本文档来自技高网...

【技术保护点】
一种电子设备，包括M个处理模块，所述M个处理模块之间按照一预设下传顺序进行数据传输，M为大于等于3的整数，其特征在于，所述M个处理模块中的第Q个处理模块分别与第Q‑1个处理模块和第Q+1个处理模块连接，且在Q＝1时，所述M个处理模块中的第1个处理模块分别与第M个处理模块和第2个处理模块连接；其中，所述预设下传顺序为基于所述M个处理模块之间的连接关系依次顺序传输，Q为小于等于M‑1且大于等于2的整数。

【技术特征摘要】
1.一种电子设备，包括M个处理模块，所述M个处理模块之间按照一预设下传顺序进行数据传输，M为大于等于3的整数，其特征在于，所述M个处理模块中的第Q个处理模块分别与第Q-1个处理模块和第Q+1个处理模块连接，且在Q＝1时，所述M个处理模块中的第1个处理模块分别与第M个处理模块和第2个处理模块连接；其中，所述预设下传顺序为基于所述M个处理模块之间的连接关系依次顺序传输，Q为小于等于M-1且大于等于2的整数。2.如权利要求1所述的电子设备，其特征在于，所述第Q-1个处理模块，用以获取第一数据并生成第一步长标识，按照所述预设下传顺序将所述第一步长标识与所述第一数据发送到第Q个处理模块，其中，所述第一步长标识用以表征按照所述预设下传顺序所述第一数据由当前所在的处理模块传输到目标处理模块时，需要经过的另外处理模块的数量为N，N为大于等于1的整数；所述第Q个处理模块，用以将所述第一步长标识处理生成表征所述另外处理模块的数量为N-1的第二步长标识；判断N-1是否为0；若N-1不为0，则将所述第一数据及所述第二步长标识继续按照所述预设下传顺序传送到所述第Q+1个处理模块；若N-1为0，则确定所述第Q个处理模块为所述目标处理模块，且停止按照所述预设下传顺序对所述第一数据进行传输。3.如权利要求2所述的电子设备，其特征在于，在所述第Q-1个处理模块为预设的主处理模块，并将所述第一数据按照所述预设下传顺序传送后，所述主处理模块，用以在所述第一数据再次经所述M个处理模块中的另一处理模块发送至所述主处理模块时，确定本次数据发送失败，并将所述第一步长标识进行调整，以使调整后的第一步长标识表征的所述另外处理模块的数量为与N不同的n，按照所述预设下传顺序将调整后的所述第一步长标识与所述第一数据发送到所述第Q个处理模块，其中，n为大于等于1且小于M的整数。4.如权利要求2所述的电子设备，其特征在于，所述第Q+1个处理模块，用以获取第二数据并生成第一步程标识，按照与所述预设下传顺序相反的预设上传顺序将所述第一步程标识与所述第二数据发送到第Q个处理模块，所述第一步程标识用以表征所述第二数据当前经过的除所述第Q+1个处理模块外的其它处理模块的数量为P，P为大于等于0的整数；其中，当所述第Q个处理模块为预设的主处理模块时，所述主处理模块用以基于所述第一步程标识确认所述第二数据的来源处理模块为所述第Q+1个处理模块；当所述第Q个处理模块不为所述主处理模块时，所述第Q个处理模块用以将所述第一步程标识处理生成第二步程标识，且按照所述预设上传顺序将所述第二步程标识与所述第二数据发送到第Q-1个处理模块，所述第二步程标识用以表征所述其它处理模块的数量为P+1。5.如权利要求4所述的电子设备，其特征在于，在所述第Q个处理模块为所述主处理模块时，所述主处理模块，用以确认所述第二数据的来源处理模块为自所述主处理模块开始，按照所述预设下传顺序的第P个处理模块。6.如权利要求5所述的电子设备，其特征在于，在所述M个处理模块中的每个处理模块分别包括时钟信号输入端、时钟信号输出端、数据输入端和...

【专利技术属性】
技术研发人员：伍泓屹，张驰，郑东杰，牟玲，朱蕾，文杰，唐凯，
申请(专利权)人：成都天锐星通科技有限公司，
类型：发明
国别省市：四川,51