一种基于SoC支持RS232和RS485接口标准组设备的装置制造方法及图纸

本发明专利技术基于SoC支持RS232和RS485接口标准组设备的装置，包括：SoC内部PS单元的处理器模块，以及PS单元自带的一个UART控制器；SoC内部的PL单元；SoC内部PS和PL之间通过AXI总线接口相连；SoC内部PS和PL之间的EMIO数据接口，EMIO数据接口上定义PS_UART_TX，PS_UART_RX，PS_UART_RTSN信号；在PL单元内部设计了AXI协议解析模块和UART总线控制模块；UART总线控制模块通过电平转换芯片与2个RS485总线设备和1个RS232总线设备相连。本发明专利技术简化了电路板上SoC外部的UART控制器外围电路，减少电路板的PCB层数，降低了生产成本。

A device based on SoC to support RS232 and RS485 interface standard group devices

The device of the invention, the SoC supports RS232 and RS485 interface equipment based on the standard group includes a processor module inside the SoC PS unit, and a UART PS controller with the PL unit; internal SoC; SoC internal PS and PL are connected by AXI bus interface; EMIO data interface between SoC internal PS and PL. PS_UART_TX, the definition of EMIO data interface PS_UART_RX, PS_UART_RTSN signal; the PL unit is designed AXI protocol analysis module and UART bus control module; UART bus control chip module with 2 RS485 bus devices and 1 RS232 bus devices connected through the level conversion. The invention simplifies the peripheral circuit of the UART controller outside SoC on the circuit board, reduces the number of PCB layers of the circuit board, and reduces the production cost.

【技术实现步骤摘要】
一种基于SoC支持RS232和RS485接口标准组设备的装置
本专利技术属于通信
，尤其涉及一种基于SoC支持RS232和RS485接口标准组设备的装置。
技术介绍
全可编程SoC(APSoC)集成了现场可编程门阵列(PL,ProgrammableLogic)的硬件可编程性和ARM处理器(PS,ProcessingSystem)的软件可编程性，不仅可实现硬件加速和软件控制，并可在单个芯片上高度集成DSP、CPU、ASSP，实现功能创新型的PS+PL架构，并具备巨大的OS、中间件、协议栈、加速器和IP生态环境和多级别的软硬件安全。SoC内部PS和PL之间通信方式有AXI(AdvancedextensibleInterface)和EMIO(ExtendablemultiplexedI/O)两种通信方式。AXI(AdvancedextensibleInterface)是一种总线协议，该协议是ARM公司提出的AMBA(AdvancedMicrocontrollerBusArchitecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持Outstanding传输访问和乱序访问，并更加容易进行时序收敛。AXI是AMBA中一个新的高性能协议。AXI技术丰富了现有的AMBA标准内容，满足超高性能和复杂的片上系统(SoC)设计的需求。全可编程SoC中的AXI主要由读写地址总线(RW_ADDR)、读数据总线(RD_DATA)、写数据总线(WR_DATA)、握手信号组成(Handshake)。UART(UniversalAsynchronousReceiver/Transmitter)是一种通用串行数据总线，用于异步通信。该总线双向通信，可以实现全双工传输和接收。在嵌入式设计中，UART用于主机与辅助设备通信，如汽车音响与外接AP之间的通信，与PC机通信包括与监控调试器和其它器件，如EEPROM通信。RS-232C是美国电子工业协会(EIA)和国际电报电话咨询委员会(CCITT)为串行通信设备制定的一种标准。该标准规定：RS-232C采用负逻辑规定逻辑电平，-3V—-15V为逻辑“1”电平，+3V—+15V为“0”电平。这种信号电平与通常并行接口中使用的LVTTL/LVCMOS电平不同，由LVTTL/LVCMOS与RS-232C的转换可以借助MAX232芯片。电子工业协会(EIA)于1983年制订并发布RS-485标准，并经通讯工业协会(TIA)修订后命名为TIA/EIA-485-A，习惯地称之为RS-485标准。RS-485标准是为弥补RS-232通信距离短、速率低等缺点而产生的。RS-485标准只规定了平衡发送器和接收器的电特性，而没有规定接插件、传输电缆和应用层通信协议。RS-485标准与RS-232不一样，数据信号采用差分传输方式(DifferentialDriverMode)，也称作平衡传输，它使用一对双绞线，将其中一线定义为A，另一线定义为B。通常情况下，发送发送器A、B之间的正电平在+2～+6V，是一个逻辑状态；负电平在-2～-6V，是另一个逻辑状态。另有一个信号地C。在RS-485器件中，一般还有一个“使能”控制信号。“使能”信号用于控制发送发送器与传输线的切断与连接，当“使能”端起作用时，发送发送器处于高阻状态，称作“第三态”，它是有别于逻辑“1”与“0”的第三种状态。对于接收发送器，也做出与发送发送器相对的规定，收、发端通过平衡双绞线将A-A与B-B对应相连。当在接收端A-B之间有大于+200mV的电平时，输出为正逻辑电平；小于-200mV时，输出为负逻辑电平。在接收发送器的接收平衡线上，电平范围通常在200mV至6V之间。MDAS(MultiserviceDistributedAccessSystemSolution)是一种多业务分布系统，可支持多家运营商，多制式，多载波，并集成WLAN系统，一步解决语音及数据业务需求，与传统模拟分布系统相比，同时具备混合组网、时延补偿、自动载波跟踪、上行底噪低等特点。MDAS由接入单元(MAU)、扩展单元(MEU)和远端单元(MRU)组成。MDAS中的数字化系统细分有CDMA系统、GSM/DCS/WCDMA双制式系统、GSM/DCS/TD-SDMA双制式系统，在提供2G、3G移动通信服务的同时，集成WLAN系统，满足用户的高速率无线数据传输需求。MDAS的系统组网能力，1台MAU可带4台MEU，1台MEU可带8台MRU，1台MAU可带4*8*8＝256台MRU。MAU,MEU和MRU之前通过光模块和光纤连接。
技术实现思路
针对现有技术存在的问题，本专利技术的目的是解决基于SoC作为系统控制和算法处理芯片的电路单板中UART控制器不足的问题。本专利技术利用SoC中PS自带的一个UART控制器和SoC内部的PL模块解决系统需要控制2个RS485接口设备和1个RS232接口设备的需求。为了实现上述专利技术目的，本专利技术采用的技术方案为：一种基于SoC支持RS232和RS485接口标准组设备的装置，其特征在于，它包括：SoC内部PS单元的处理器模块，以及PS单元自带的一个UART控制器；SoC内部的PL单元；SoC内部PS单元和PL单元之间通过AXI总线接口相连；SoC内部PS单元和PL单元之间的EMIO数据接口，EMIO数据接口上定义PS_UART_TX，PS_UART_RX，PS_UART_RTSN信号；在PL单元内部新设计了两个模块，一个是AXI协议解析模块，一个是UART总线控制模块；所述UART总线控制模块通过LVCOMS/RS485电平转换芯片与RS485接口设备相连；所述UART总线控制模块通过LVCOMS/RS232电平转换芯片与RS232接口设备相连。上述的基于SoC支持RS232和RS485接口标准组设备的装置，其进一步特征在于：AXI总线的读写地址总线(RW_ADDR)的数据位宽是32bit；读数据总线(RD_DATA)的数据位宽是32bit、写数据总线(WR_DATA)的数据位宽是32bit。在AXI协议解析模块中给UART总线控制模块定义一个控制寄存器UART_SEL，这个寄存器地址是0x00000090，数据位宽是3bit(UART_SEL[2:0])，UART_SEL控制UART总线控制模块的通道选择。所述AXI协议解析模块：等待PS通过AXI总线发送过来的握手信号(Handshake)；判断地址总线的数据是否是0x00000090；如果地址总线的数据是0x00000090，则继续根据握手信号判断当前是写操作还是读操作；如果是写操作且RW_ADDR地址总线的数据是0x00000090，把WR_DATA的低3bit数据赋值给UART_SEL；如果是读操作且RW_ADDR地址总线的数据是0x00000090，把UART_SEL赋值给RD_DATA的低3bit，高29bit数据赋值为0。所述UART总线控制模块根据PS单元通过AXI总线控制模块的UART_SEL信号决定PS单元和PL单元之间的UART总线本文档来自技高网...

【技术保护点】
一种基于SoC支持RS232和RS485接口标准组设备的装置，其特征在于，它包括：SoC内部PS单元的处理器模块，以及PS单元自带的一个UART控制器；SoC内部的PL单元；SoC内部PS单元和PL单元之间通过AXI总线接口相连；SoC内部PS单元和PL单元之间的EMIO数据接口，EMIO数据接口上定义PS_UART_TX，PS_UART_RX，PS_UART_RTSN信号；在PL单元内部新设计了两个模块，一个是AXI协议解析模块，一个是UART总线控制模块；所述UART总线控制模块通过LVCOMS/RS485电平转换芯片与RS485接口设备相连；所述UART总线控制模块通过LVCOMS/RS232电平转换芯片与RS232接口设备相连。

【技术特征摘要】
1.一种基于SoC支持RS232和RS485接口标准组设备的装置，其特征在于，它包括：SoC内部PS单元的处理器模块，以及PS单元自带的一个UART控制器；SoC内部的PL单元；SoC内部PS单元和PL单元之间通过AXI总线接口相连；SoC内部PS单元和PL单元之间的EMIO数据接口，EMIO数据接口上定义PS_UART_TX，PS_UART_RX，PS_UART_RTSN信号；在PL单元内部新设计了两个模块，一个是AXI协议解析模块，一个是UART总线控制模块；所述UART总线控制模块通过LVCOMS/RS485电平转换芯片与RS485接口设备相连；所述UART总线控制模块通过LVCOMS/RS232电平转换芯片与RS232接口设备相连。2.根据权利要求1所述的基于SoC支持RS232和RS485接口标准组设备的装置，其特征在于：AXI总线的读写地址总线(RW_ADDR)的数据位宽是32bit；读数据总线(RD_DATA)的数据位宽是32bit、写数据总线(WR_DATA)的数据位宽是32bit。3.根据权利要求1所述的基于SoC支持RS232和RS485接口标准组设备的装置，其特征在于：在AXI协议解析模块中给UART总线控制模块定义一个控制寄存器UART_SEL，这个寄存器地址是0x00000090，数据位宽是3bit(UART_SEL[2:0])，UART_SEL控制UART总线控制模块的通道选择。4.根据权利要求1所述的基于SoC支持RS232和RS485接口标准组设备的装置，其特征在于，所述AXI协议解析模块：等待PS通过AXI总线发送过来的握手信号(Handshake)；判断地址总线的数据是否是0x00000090；如果地址总线的数据是0x00000090，则继续根据握手信号判断当前是写操作还是读操作；如果是写操作且RW_ADDR地址总线的数据是0x00000090，把WR_DATA的低3bit数据赋值给UART_SEL；如果是读操作且RW_ADDR地址总线的数据是0x00000090，把UART_SEL赋值给RD_DATA的低3bit，高29bit数据赋值为0。5.根据权利要求1所述的基于SoC支持RS232和RS485接口标准组设备的装置，其特征在于：所述UART总线控制模块根据PS单元通过AXI总线控制模块的UART_SEL信号决定PS单元和PL单元之间的UART总线连接到2个RS485总线设备和1个RS232总线设备中的一个。6.根据权利要求5所述的基于SoC支持RS232和RS485接口标准组设备的装置，其特征在于：PS单元的控制软件根据系统工作需求，决定当前PS单元的UART控制器与3个外部设备中的一个进行通信；PS单元通过AXI总线和AXI协议解析...

【专利技术属性】
技术研发人员：张宏泽，
申请(专利权)人：南京典格通信科技有限公司，
类型：发明
国别省市：江苏,32