一种用于错误检测与校正技术的校正电路制造技术

本发明专利技术提供一种用于错误检测与校正技术的校正电路，其中包括：脉冲放宽电路模块，脉冲放宽电路模块连接到电路的错误检测电路模块输出的第一信号，当第一信号指示电路产生时序错误时，脉冲放宽电路模块捕获第一信号并转换输出高脉宽的第二信号；时序控制电路模块，时序控制电路模块输入电路的第一时钟信号以及第二信号，通过逻辑运算产生将第一时钟信号关闭一个时钟周期的第二时钟信号，当电路完成校正后，时序控制电路模块产生复位信号并传输给脉冲放宽电路模块，用于复位脉冲放宽电路模块并关闭第二信号。本发明专利技术能够在有效校正时序错误的前提下，减少硬件开销，降低工作电压和功耗。

A correction circuit for error detection and correction

The correction circuit, the present invention provides a method for error detection and correction techniques including: pulse relaxation circuit module, pulse relaxation circuit module is connected to the first signal output error detection circuit module circuit, when the first signal indicating circuit generates a timing error, pulse relaxation circuit module captures the first signal and second signal high conversion output pulse width the timing control circuit; module, timing control circuit module input circuit of the first clock signal and a second signal through logic operation generates a first clock signal to close a clock period of the second clock signal, when the circuit is completed after correction, timing control circuit module generates a reset signal and transmitted to the relaxed pulse circuit module for reset pulse relax and close second signal circuit module. The invention can reduce the hardware overhead and reduce the working voltage and power consumption on the premise of effectively correcting the timing error.

【技术实现步骤摘要】
一种用于错误检测与校正技术的校正电路
本专利技术涉及数字集成电路时序错误校正
，尤其涉及一种用于错误检测与校正技术的校正电路。
技术介绍
随着集成电路尺寸按比例缩小以及低电压技术的发展，集成电路会因工艺、电压、温度以及老化等原因出现波动(Variation)，会使得当前集成电路的时序相应地发生波动。在波动的信号经过各级寄存器的逐渐累积之后，会形成集成电路的时序错误(TimingError)，错误检测与校正(ErrorDetectionAndCorrection，EDAC)技术因其能够在时序错误发生时及时检测到错误并且校正所检测到的时序错误，从而在数字集成电路领域获得了广泛的应用。校正电路是EDAC技术中的重要基本模块。用于EDAC技术中的校正电路具有特定的特点，当EDAC技术中的检测电路模块检测到集成电路发生时序错误时，会产生一个低电平脉冲信号Error，校正电路能够立即捕获该Error信号并且放宽该信号，将集成电路流水线锁定一个时钟周期，完成时序错误的校正。在完成时序错误的校正以后，校正电路能够自身产生一个复位信号，将捕获Error信号产生的高电平信号拉低。在现有技术中，ED本文档来自技高网...

【技术保护点】
一种用于错误检测与校正技术的校正电路，其特征在于，包括：脉冲放宽电路模块，所述脉冲放宽电路模块连接到电路的错误检测电路模块输出的第一信号，当所述第一信号指示电路产生时序错误时，所述脉冲放宽电路模块捕获所述第一信号并转换输出高脉宽的第二信号；时序控制电路模块，所述时序控制电路模块输入电路的第一时钟信号以及所述第二信号，通过逻辑运算产生将所述第一时钟信号关闭一个时钟周期的第二时钟信号，当电路完成校正后，所述时序控制电路模块产生复位信号并传输给所述脉冲放宽电路模块，用于复位所述脉冲放宽电路模块并关闭所述第二信号。

【技术特征摘要】
1.一种用于错误检测与校正技术的校正电路，其特征在于，包括：脉冲放宽电路模块，所述脉冲放宽电路模块连接到电路的错误检测电路模块输出的第一信号，当所述第一信号指示电路产生时序错误时，所述脉冲放宽电路模块捕获所述第一信号并转换输出高脉宽的第二信号；时序控制电路模块，所述时序控制电路模块输入电路的第一时钟信号以及所述第二信号，通过逻辑运算产生将所述第一时钟信号关闭一个时钟周期的第二时钟信号，当电路完成校正后，所述时序控制电路模块产生复位信号并传输给所述脉冲放宽电路模块，用于复位所述脉冲放宽电路模块并关闭所述第二信号。2.根据权利要求1所述的校正电路，其特征在于，所述脉冲放宽电路模块包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第一反相器和第二反相器，其中：所述第一MOS管的源级连接电源，栅极连接所述复位信号，漏极连接所述第二MOS管的源极以及第三MOS管的源极；所述第二MOS管和第三MOS管的栅极连接所述错误检测电路模块输出的第一信号，漏级连接所述第四MOS管的漏极、第五MOS管的漏级以及所述第一反相器的输入端；所述第四MOS管的栅极连接所述时序控制电路产生的所述复位信号，所述第五MOS管的栅极连接所述第一反相器的输出，所述第四MOS管的源极、第五MOS管的源极接地；所述第二反相器的输入端连接所述第一反相器的输出端，所述第二反相器输出所述第二信号。3.根据权利要求1所述的校正电路，...

【专利技术属性】
技术研发人员：金威，汪望，林初雄，何卫锋，高建军，
申请(专利权)人：上海交通大学，华东师范大学，
类型：发明
国别省市：上海,31