多路脉冲信号检测的锁存电路制造技术

本实用新型专利技术公开了一种多路脉冲信号检测的锁存电路，涉及一种信号锁存电路，尤其涉及一种多路脉冲信号检测的锁存电路。本实用新型专利技术的一种多路脉冲信号检测的锁存电路，其特征在于，包括：光耦模块(100)、单片机(9)和CMOS电路(10)，光耦模块(100)与单片机(9)相连，单片机(9)与CMOS电路(10)相连。本实用新型专利技术与现有技术相比：可将不小于500微秒的脉冲信号转换成可以检测的数字信号，电路简单、成本低、可靠性高。

Latch circuit for multiplex pulse signal detection

The utility model discloses a latch circuit for multi-channel pulse signal detection, which relates to a signal latch circuit, in particular to a latch circuit for detecting a plurality of pulse signals. The latch circuit of the multi-channel pulse signal detection is characterized in that it comprises an optical coupling module (100), a single chip microcomputer (9) and a CMOS circuit (10). The optocoupler module (100) is connected with the microcontroller (9) and the microcontroller (9) is connected with the CMOS circuit (10). Compared with the prior art, the utility model can convert the pulse signal not less than 500 microseconds into a digital signal which can be detected, the circuit is simple, the cost is low, and the reliability is high.

【技术实现步骤摘要】
多路脉冲信号检测的锁存电路
本专利技术涉及信号锁存电路，尤其涉及一种多路脉冲信号检测的锁存电路。
技术介绍
在计算机检测系统中，经常需要将输入的脉冲信号检测出来，送给控制器进行处理。现场的脉冲信号时间不同，干扰不同。如果要采集每一路的脉冲信号，则在采集信号前需要对输入的脉冲电压信号进行转换以适应其要求。现有技术的多路脉冲信号检测的锁存电路的电路复杂、成本高、可靠性低。
技术实现思路
本专利技术为了有效地解决以上技术问题，给出了一种多路脉冲信号检测的锁存电路，其特征在于，包括：光耦模块、单片机和CMOS电路，其中：光耦模块与单片机相连，单片机与CMOS电路相连，所述光耦模块包括：电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、光耦一、光耦二、光耦三、光耦四、光耦五、光耦六、光耦七、光耦八，其中：光耦一的输出端、光耦二的输出端、光耦三的输出端、光耦四的输出端、光耦五的输出端、光耦六的输出端、光耦七的输出端、光耦八的输出端分别与单片机(9)相连，单片机(9)与CMOS电路(10)相连。根据以上所述的多路脉冲信号检测的锁存电路，优选：第一路输入信号与电阻R1的一端相连，电阻R1的另一端与光耦一的输入第一引脚相连，光耦一的输入第二引脚接地，光耦一的输出第一引脚与单片机相连，光耦一的输出第二引脚与电阻R9一端相连，电阻R9的另一端与电源VCC相连，单片机与CMOS电路相连；第二路输入信号与电阻R2的一端相连，电阻R2的另一端与光耦二的输入第二引脚相连，光耦二的输入第二引脚接地，光耦二的输出第一引脚与单片机相连，光耦二的输出第二引脚与电阻R10一端相连，电阻R10的另一端与电源VCC相连，单片机与CMOS电路相连；第三路输入信号与电阻R3的一端相连，电阻R3的另一端与光耦三的输入第二引脚相连，光耦三的输入第二引脚接地，光耦三的输出第一引脚与单片机相连，光耦三的输出第二引脚与电阻R11一端相连，电阻R11的另一端与电源VCC相连，单片机与CMOS电路相连；第四路输入信号与电阻R4的一端相连，电阻R4的另一端与光耦四的输入第二引脚相连，光耦四的输入第二引脚接地，光耦四的输出第一引脚与单片机相连，光耦四的输出第二引脚与电阻R12一端相连，电阻R12的另一端与电源VCC相连，单片机与CMOS电路相连；第五路输入信号与电阻R5的一端相连，电阻R5的另一端与光耦五的输入第二引脚相连，光耦五的输入第二引脚接地，光耦五的输出第一引脚与单片机相连，光耦五的输出第二引脚与电阻R13一端相连，电阻R13的另一端与电源VCC相连，单片机与CMOS电路相连；第六路输入信号与电阻R6的一端相连，电阻R6的另一端与光耦六的输入第二引脚相连，光耦六的输入第二引脚接地，光耦六的输出第一引脚与单片机相连，光耦六的输出第二引脚与电阻R14一端相连，电阻R14的另一端与电源VCC相连，单片机与CMOS电路相连；第七路输入信号与电阻R7的一端相连，电阻R7的另一端与光耦七的输入第二引脚相连，光耦七的输入第二引脚接地，光耦七的输出第一引脚与单片机相连，光耦七的输出第二引脚与电阻R15一端相连，电阻R15的另一端与电源VCC相连，单片机与CMOS电路相连；第八路输入信号与电阻R8的一端相连，电阻R8的另一端与光耦八的输入第二引脚相连，光耦八的输入第二引脚接地，光耦八的输出第一引脚与单片机相连，光耦八的输出第二引脚与电阻R16一端相连，电阻R16的另一端与电源VCC相连，单片机与CMOS电路相连。根据以上所述的多路脉冲信号检测的锁存电路，优选：光耦一、光耦二、光耦三、光耦四、光耦五、光耦六、光耦七、光耦八的型号是：PC817。根据以上所述的多路脉冲信号检测的锁存电路，优选：单片机的型号是：P87LPC764。根据以上所述的多路脉冲信号检测的锁存电路，优选：CMOS电路的型号是：PCF8574T。根据以上所述的多路脉冲信号检测的锁存电路，优选：所述多路脉冲信号检测的锁存电路可以将不小于500微秒的脉冲信号转换成可以检测的数字信号。本专利技术提供的技术方案的有益效果是：当没有信号输入时，光耦的输出端是高电平，单片机的输出脚为高电平，此信号经CMOS电路采集使用；当第一路有脉冲电压时，光耦导通，光耦的输出端是低电平，此时单片机检测到光耦的输出端低电平后，锁存信号保持低电平不变，供CMOS电路采集使用。当处理结束后，单片机复位，信号采集重新开始。本专利技术电路简单可靠，避免使用耐共模高压的放大器，极大地简化了电路，提高了脉冲信号检测的可靠性，可将不小于500微秒的脉冲信号转换成可以检测的数字信号。附图说明附图1是本专利技术一种多路脉冲信号检测的锁存电路的结构示意图。附图2是本专利技术一种多路脉冲信号检测的锁存电路的光耦模块示意图。附图3是本专利技术一种多路脉冲信号检测的锁存电路的输入输出波形图。具体实施方式一种优选实施方式1附图1是本专利技术一种多路脉冲信号检测的锁存电路的结构示意图。附图2是本专利技术一种多路脉冲信号检测的锁存电路的光耦模块示意图。附图3是本专利技术一种多路脉冲信号检测的锁存电路的输入输出波形图。一种多路脉冲信号检测的锁存电路，其特征在于，包括：光耦模块100、单片机9和CMOS电路10，其中：光耦模块100与单片机9相连，单片机9与CMOS电路10相连，所述光耦模块100包括：光耦一U3、光耦二U4、光耦三U5、光耦四U6、光耦五U7、光耦六U8、光耦七U9、光耦八U10，其中：光耦一U3与单片机9相连，光耦二U4与单片机9相连，光耦三U5与单片机9相连，光耦四U6与单片机9相连，光耦五U7与单片机9相连，光耦六U8与单片机9相连，光耦七U9与单片机9相连，光耦八U10与单片机9相连，单片机9与CMOS电路10相连。本实施例的第一路输入信号01与电阻R1的一端相连，电阻R1的另一端与光耦一U3的输入第一引脚11相连，光耦一U3的输入第二引脚12接地，光耦一U3的输出第一引脚13与单片机9相连，光耦一U3的输出第二引脚14与电阻R9一端相连，电阻R9的另一端与电源VCC相连，单片机9与CMOS电路10相连；第二路输入信号02与电阻R2的一端相连，电阻R2的另一端与光耦二U4的输入第二引脚21相连，光耦二U4的输入第二引脚22接地，光耦二U4的输出第一引脚23与单片机9相连，光耦二U4的输出第二引脚24与电阻R10一端相连，电阻R10的另一端与电源VCC相连，单片机9与CMOS电路10相连；第三路输入信号03与电阻R3的一端相连，电阻R3的另一端与光耦三U5的输入第二引脚31相连，光耦三U5的输入第二引脚32接地，光耦三U5的输出第一引脚33与单片机9相连，光耦三U5的输出第二引脚34与电阻R11一端相连，电阻R11的另一端与电源VCC相连，单片机9与CMOS电路10相连；第四路输入信号04与电阻R4的一端相连，电阻R4的另一端与光耦四U6的输入第二引脚41相连，光耦四U6的输入第二引脚42接地，光耦四U6的输出第一引脚43与单片机9相连，光耦四U6的输出第二引脚44与电阻R12一端相连，电阻R12的另一端与电源VCC相连，单片机9与CMOS电路10相连；第五本文档来自技高网...

【技术保护点】
一种多路脉冲信号检测的锁存电路，其特征在于，包括：光耦模块(100)、单片机(9)和CMOS电路(10)，其中：光耦模块(100)与单片机(9)相连，单片机(9)与CMOS电路(10)相连，所述光耦模块(100)包括：电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、光耦一U3、光耦二U4、光耦三U5、光耦四U6、光耦五U7、光耦六U8、光耦七U9、光耦八U10，其中：光耦一U3的输出端、光耦二U4的输出端、光耦三U5的输出端、光耦四U6的输出端、光耦五U7的输出端、光耦六U8的输出端、光耦七U9的输出端、光耦八U10的输出端分别与单片机(9)相连，单片机(9)与CMOS电路(10)相连。

【技术特征摘要】
1.一种多路脉冲信号检测的锁存电路，其特征在于，包括：光耦模块(100)、单片机(9)和CMOS电路(10)，其中：光耦模块(100)与单片机(9)相连，单片机(9)与CMOS电路(10)相连，所述光耦模块(100)包括：电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、光耦一U3、光耦二U4、光耦三U5、光耦四U6、光耦五U7、光耦六U8、光耦七U9、光耦八U10，其中：光耦一U3的输出端、光耦二U4的输出端、光耦三U5的输出端、光耦四U6的输出端、光耦五U7的输出端、光耦六U8的输出端、光耦七U9的输出端、光耦八U10的输出端分别与单片机(9)相连，单片机(9)与CMOS电路(10)相连。2.如权利要求1所述的多路脉冲信号检测的锁存电路，其特征在于：电阻R1的一端与第一路输入信号IN1相连，电阻R1的另一端与光耦一U3的输入第一引脚(11)相连，光耦一U3的输入第二引脚(12)接地，光耦一U3的输出第一引脚(13)与单片机(9)相连，光耦一U3的输出第二引脚(14)与电阻R9一端相连，电阻R9的另一端与电源VCC相连，单片机(9)与CMOS电路(10)相连；电阻R2的一端与第二路输入信号IN2相连，电阻R2的另一端与光耦二U4的输入第二引脚(21)相连，光耦二U4的输入第二引脚(22)接地，光耦二U4的输出第一引脚(23)与单片机(9)相连，光耦二U4的输出第二引脚(24)与电阻R10一端相连，电阻R10的另一端与电源VCC相连，单片机(9)与CMOS电路(10)相连；电阻R3的一端与第三路输入信号IN3相连，电阻R3的另一端与光耦三U5的输入第二引脚(31)相连，光耦三U5的输入第二引脚(32)接地，光耦三U5的输出第一引脚(33)与单片机(9)相连，光耦三U5的输出第二引脚(34)与电阻R11一端相连，电阻R11的另一端与电源VCC相连，单片机(9)与CMOS电路(10)相连；电阻R4的一端与第四路输入信号IN4相连，电阻R4的另一端与光耦四U6的输入第二引脚(41)相连，光耦四U6的输入第二引脚(42)接地，光耦四U6的输出第一引脚(43)与单片机(9)相连，光耦四U6的输...

【专利技术属性】
技术研发人员：杨继东，周广渊，
申请(专利权)人：大连市旅顺电力电子设备有限公司，
类型：新型
国别省市：辽宁,21