用于专用处理器的硬件指令生成单元制造技术

技术编号:16558956 阅读:25 留言:0更新日期:2017-11-14 17:55
公开将主机对接到专用处理器的方法、设备和系统。在一个实施例中,指令生成单元包括属性、解码、以及指令缓冲级。所述属性级被配置为从所述主机接收主机‑程序操作代码和虚拟主机‑程序操作数,并将所述虚拟主机‑程序操作数扩展成操作数描述符。所述解码级被配置为接收所述第一操作数描述符和所述主机‑程序操作代码,将所述主机‑程序操作代码转换为一个或多个已解码指令以便由所述专用处理器执行,以及分配存储位置以便由所述专用处理器使用。所述指令缓冲级被配置为接收所述已解码指令,将所述一个或多个已解码指令放入一个或多个指令队列中,以及从所述一个或多个指令队列的至少一个指令队列中发出已解码指令以便由所述专用处理器执行。

Hardware instruction generation unit for dedicated processor

Method, device and system for publicly accessing host to special processor. In one embodiment, the instruction generation unit includes attributes, decoding, and instruction buffer level. The attribute level is configured to receive the host procedure code and virtual host program operand from the host, and the virtual host program operand extended operand descriptor. The decoding stage is configured to receive the first operand descriptor and the host procedure code, the host procedure code is converted into one or a plurality of decoded instructions for execution by the processor, and the allocation of storage locations to be used by the processor. The instruction buffer is configured to receive the decoded instruction, the one or more decoded instructions into one or more instructions in the queue, and at least one instruction queue from one or more of the instruction queue in a decoded instruction for execution by the special processor.

【技术实现步骤摘要】
【国外来华专利技术】用于专用处理器的硬件指令生成单元相关申请根据35U.S.C.§119(e)的规定,本申请要求2015年2月25日提交的标题为“HardwareInstructionCompilerforSpecializedProcessors”的第62/120,603号美国临时专利申请的国内优先权,此临时专利申请在此全部引入作为参考并且用于所有目的,如同在本文中完全和彻底说明那样。
技术介绍
指令集架构(ISA)是计算机处理器设计和开发的基础。ISA包括用于处理器的指令集、指令格式、以及处理器特征,例如可以使用的操作数的类型、用于指令执行的存储机构和如何访问存储机构。程序员使用指令集将程序传送到处理器。此外,多个软件“工具”将指令集架构用于处理器开发和编程,包括编译器、链接器和调试器。编译器将以高级编程语言编写的“源代码”转换为可由处理器理解的“目标代码”。链接器将由编译器创建的一个或多个目标代码文件组合成单个可执行文件,并且还可以布置以便在处理器的正确地址空间中执行代码。调试器是用于测试被编写以在处理器上运行的其它程序的程序。这些工具连同用于处理器的其它开发工具一起可以被称为“工具链”。对处理器的指令集或指令集架构的其它方面进行的任何更改必须在整个工具链、在使用ISA的工具中得以反映。通常对ISA进行广泛的测试、修改和验证直到认为满意,此时可以基于ISA创建规范、模拟器和开发工具链。然后还可以基于ISA进行处理器设计,包括微架构设计和验证、微架构在硬件描述语言(HDL)中的实现、以及基于HDL实现的电路合成。ISA和与ISA兼容的处理器之间的高度集成连同ISA和相关工具的开发所代表的巨大承诺能够使得难以实现专用处理器设计。考虑到还将需要创建或修改的一系列关联的验证和开发工具,创建新指令集或者甚至修改现有指令集可以极其昂贵和耗时。附图说明各种公开的实施例的以下详细描述参考附图,这些附图是:图1是数据处理架构的一个示例性实施例的简化框图;图2是专用处理器的一个示例性实施例的简化框图;图3是示出具有主机的指令生成单元的一个示例性实现的简化框图;图4是示出指令生成单元的一个实施例的简化框图;图5是示出由在此描述的指令生成单元执行的过程的一个实施例的流程图;图6是示出由在此描述的指令生成单元执行的过程的一个实施例的流程图;图7是示出由在此描述的指令生成单元执行的过程的一个实施例的流程图;图8是示出由在此描述的指令生成单元执行的过程的一个实施例的流程图;以及图9是示出由在此描述的指令生成单元执行的过程的一个实施例的流程图。具体实施方式概述公开将主机对接到专用处理器的方法、设备和系统。在一个实施例中,被配置为将主机对接到专用处理器的指令生成单元包括属性级,其被配置为从所述主机接收主机-程序操作代码和第一虚拟主机-程序操作数,其中所述第一虚拟主机-程序操作数表示用于所述专用处理器的第一操作数。在该实施例中,所述属性级被进一步配置为将所述第一虚拟主机-程序操作数扩展成第一操作数描述符,其中所述第一操作数描述符提供所述第一操作数的在一个或多个操作数属性方面的描述。所述指令生成单元进一步包括解码级,其被配置为从所述属性级接收所述第一操作数描述符和所述主机-程序操作代码,将所述主机-程序操作代码转换为一个或多个已解码指令以便由所述专用处理器执行,以及分配存储位置以供所述专用处理器在执行所述已解码指令中使用。所述指令生成单元的该实施例进一步包括指令缓冲级,其被配置为从所述解码级接收所述已解码指令,将一个或多个已解码指令放入一个或多个指令队列中,以及从所述一个或多个指令队列中的至少一个指令队列发出已解码指令以便由所述专用处理器执行。在进一步实施例中,所述指令生成单元进一步包括存储器,其被配置为存储包括一个或多个操作数描述符的属性表,并且所述属性级被进一步配置为判定所述主机-程序操作代码是否对应于所述第一操作数的初始声明。响应于所述主机-程序操作代码对应于所述第一操作数的初始声明的判定,所述属性级被进一步配置为在所述属性表中存储包括所述第一操作数描述符的条目,并且向所述主机返回所存储的属性表条目的地址。在一个实施例中,所述指令生成单元与包括具有至少两个互连处理单元的阵列的专用处理器对接,其中每个处理单元包括指令缓冲器和数据存储器,所述数据存储器被分成至少两个区域。在另一实施例中,所述第一操作数包括跨所述专用处理器的一个或多个所述数据存储器的多个区域存储的二维数据阵列。在再一实施例中,所述互连处理单元的相应指令缓冲器通过指令流水线连接,所述指令流水线被配置为按顺序将指令从一个处理单元传送到下一个处理单元,所述一个或多个指令队列包括向量指令队列和标量指令队列,以及所述指令缓冲级被进一步配置为结合从所述一个或多个指令队列发出已解码指令而将来自所述向量指令队列的已解码指令放入所述指令流水线中。在此还公开一种生成用于专用处理器的指令的方法。在一个实施例中,所述方法包括从主机处理器接收主机-程序操作代码和第一虚拟主机-程序操作数,其中所述第一虚拟主机-程序操作数表示用于所述专用处理器的操作数;将所述虚拟主机-程序操作数扩展成操作数描述符,其中所述操作数描述符提供所述操作数的在一个或多个操作数属性方面的描述;以及将所述主机-程序操作代码转换为一个或多个已解码指令以便由所述专用处理器执行。所述方法的该实施例进一步包括分配存储位置以供所述专用处理器在执行所述已解码指令中使用;将一个或多个已解码指令放入一个或多个指令队列中;以及从所述一个或多个指令队列中的至少一个指令队列发出已解码指令以便由所述专用处理器执行。在另一实施例中,所述方法包括判定主机-程序操作代码是否对应于第一操作数的初始声明。响应于所述主机-程序操作代码对应于所述第一操作数的初始声明的判定,所述方法包括在所述属性表中存储包括所述第一操作数描述符的条目,并且向所述主机处理器返回所存储的属性表条目的地址。在一个实施例中,所述专用处理器包括具有至少两个互连处理单元的阵列,其中每个处理单元包括指令缓冲器和数据存储器,所述数据存储器被分成至少两个区域。在另一实施例中,所述第一操作数包括跨所述专用处理器的一个或多个所述数据存储器的多个区域存储的二维数据阵列。在再一实施例中,所述互连处理单元的相应指令缓冲器通过指令流水线连接,所述指令流水线被配置为按顺序将指令从一个处理单元传送到下一个处理单元,并且一个或多个指令队列包括向量指令队列和标量指令队列。在此类实施例中,从所述一个或多个指令队列发出所述已解码指令包括将来自所述向量指令队列的已解码指令放入所述指令流水线中。在此还公开一种数据处理系统。在一个实施例中,所述数据处理系统包括被配置为运行已编译程序的主机、专用处理器、以及指令生成单元。所述指令生成单元在操作上耦合到所述主机和所述专用处理器,并且被配置为从所述已编译程序接收主机-程序操作代码和虚拟主机-程序操作数,其中所述虚拟主机-程序操作数表示用于所述专用处理器的操作数。所述指令生成单元被进一步配置为将所述主机-程序操作代码转换为一个或多个已解码指令以便由所述专用处理器执行,分配存储位置以供所述专用处理器在执行所述已解码指令中使用,将一个或多个已解码指令放入一个或多个指令队列中,以及从所述一个或多个本文档来自技高网...
用于专用处理器的硬件指令生成单元

【技术保护点】
一种指令生成单元,其被配置为将主机对接到专用处理器,所述指令生成单元包括:属性级,其被配置为从所述主机接收主机‑程序操作代码和第一虚拟主机‑程序操作数,其中所述第一虚拟主机‑程序操作数表示用于所述专用处理器的第一操作数,以及将所述第一虚拟主机‑程序操作数扩展成第一操作数描述符,其中所述第一操作数描述符提供所述第一操作数的在一个或多个操作数属性方面的描述;解码级,其被配置为从所述属性级接收所述第一操作数描述符和所述主机‑程序操作代码,将所述主机‑程序操作代码转换为一个或多个已解码指令以便由所述专用处理器执行,以及分配存储位置以供所述专用处理器在执行所述已解码指令中使用;以及指令缓冲级,其被配置为接收来自所述解码级的所述已解码指令,将所述一个或多个已解码指令放入一个或多个指令队列中,以及从所述一个或多个指令队列中的至少一个指令队列发出已解码指令以便由所述专用处理器执行。

【技术特征摘要】
【国外来华专利技术】2016.02.25 US 15/054,1181.一种指令生成单元,其被配置为将主机对接到专用处理器,所述指令生成单元包括:属性级,其被配置为从所述主机接收主机-程序操作代码和第一虚拟主机-程序操作数,其中所述第一虚拟主机-程序操作数表示用于所述专用处理器的第一操作数,以及将所述第一虚拟主机-程序操作数扩展成第一操作数描述符,其中所述第一操作数描述符提供所述第一操作数的在一个或多个操作数属性方面的描述;解码级,其被配置为从所述属性级接收所述第一操作数描述符和所述主机-程序操作代码,将所述主机-程序操作代码转换为一个或多个已解码指令以便由所述专用处理器执行,以及分配存储位置以供所述专用处理器在执行所述已解码指令中使用;以及指令缓冲级,其被配置为接收来自所述解码级的所述已解码指令,将所述一个或多个已解码指令放入一个或多个指令队列中,以及从所述一个或多个指令队列中的至少一个指令队列发出已解码指令以便由所述专用处理器执行。2.根据权利要求1所述的指令生成单元,其中所述属性级被进一步配置为从所述主机接收第二虚拟主机-程序操作数;以及将所述第二虚拟主机-程序操作数扩展成第二操作数描述符。3.根据权利要求1所述的指令生成单元,进一步包括存储器,其被配置为存储包括一个或多个操作数描述符的属性表,并且其中所述属性级被进一步配置为判定所述主机-程序操作代码是否对应于所述第一操作数的初始声明;以及响应于所述主机-程序操作代码对应于所述第一操作数的初始声明的判定,在所述属性表中存储包括所述第一操作数描述符的条目,并且向所述主机返回所存储的属性表条目的地址。4.根据权利要求3所述的指令生成单元,其中所述属性级被进一步配置为结合将所述第一虚拟主机-程序操作数扩展成所述第一操作数描述符而从所述属性表取回所述第一操作数描述符。5.根据权利要求1所述的指令生成单元,其中所述专用处理器包括具有至少两个互连处理单元的阵列,所述处理单元均包括指令缓冲器;以及数据存储器,其被分成至少两个区域。6.根据权利要求5所述的指令生成单元,其中所述第一操作数包括跨所述专用处理器的一个或多个所述数据存储器的多个区域存储的二维数据阵列。7.根据权利要求5所述的指令生成单元,其中由所述解码级分配的所述存储位置在所述专用处理器的所述处理单元内。8.根据权利要求5所述的指令生成单元,其中所述互连处理单元的相应指令缓冲器通过指令流水线连接,所述指令流水线被配置为按顺序将指令从一个处理单元传送到下一个处理单元;所述一个或多个指令队列包括向量指令队列和标量指令队列;以及所述指令缓冲级被进一步配置为结合从所述一个或多个指令队列发出所述已解码指令而将来自所述向量指令队列的已解码指令放入所述指令流水线中。9.一种生成用于专用处理器的指令的方法,所述方法包括:从主机处理器接收主机-程序操作代码和第一虚拟主机-程序操作数,其中所述第一虚拟主机-程序操作数表示用于所述专用处理器的第一操作数;将所述第一虚拟主机-程序操作数扩展成第一操作数描述符,其中所述第一操作数描述符提供所述第一操作数的在一个或多个操作数属性方面...

【专利技术属性】
技术研发人员:W·约翰逊
申请(专利权)人:米雷普里卡技术有限责任公司
类型:发明
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1