一种采用UART接口更新FPGA固化程序的结构及方法技术

本发明专利技术提供一种采用UART接口更新FPGA固化程序的结构及方法，结构部分包括上位机(1)、电平转换器(2)、FPGA(3)、CPLD(4)、FLASH(5)，通过电平转换器(2)将上位机(1)串口电平与FPGA(3)接口电平匹配，FPGA(3)还具有多个管脚接口，其中包括3路用于读写FLASH(5)数据的可复用配置管脚、1路用于加载FLASH(5)数据的专用配置时钟管脚、1路用于用户烧录FLASH(5)数据的自定义配置时钟管脚、1路用于控制FPGA(3)加载FLASH(5)数据的专用配置复位管脚、以及1路通用管脚，该路通用管脚根据烧录与否选择何种时钟管脚作为FLASH(5)时钟输入源。本发明专利技术简化了原有更新方法较为繁琐且专业化程度较高的操作流程，便于FPGA后期的维护升级，提高工作效率。

Structure and method of updating FPGA curing program by using UART interface

The present invention provides a structure and method for using the UART interface to update the FPGA curing process, the structure part comprises a host computer (1), (2), FPGA converter (3), CPLD (4), FLASH (5), (2) the level converter will host computer (1) and FPGA (serial Level 3) interface level matching, FPGA (3) has a plurality of pins of the interface, including 3 FLASH for reading and writing (5) reusable pin configuration, 1 for loading FLASH data (5) special configuration data clock pin, 1 FLASH (5) for recording user data custom configuration clock pin, 1 is used to control the FPGA (3) FLASH (5) loading special configuration data reset pin and 1 pin universal, the general pin according to the recording and not choose clock pin as clock input source (5) FLASH. The invention simplifies the operation process of the original updating method which is more complicated and has higher specialization degree, which is convenient for the later stage maintenance and upgrade of the FPGA, and improves the work efficiency.

【技术实现步骤摘要】
一种采用UART接口更新FPGA固化程序的结构及方法
本专利技术属于信息通讯
和数字接收
，具体涉及一种采用UART接口更新FPGA固化程序的结构及方法。
技术介绍
现场可编程门阵列(FPGA)有着规整的内部逻辑阵列和丰富的连线资源，特别适用于数字信号处理。Xilinx推出的具有高性能DSP性能的FPGA：Kintex-7系列采用先进的硅组合模块架构，配置有丰富的逻辑资源、内部存储RAM、乘法器资源及千兆位级收发器电路，适合作为雷达数字接收机的硬件开发平台。Kintex-7FPGA采用SRAM工艺，在断电后FPGA内的配置数据将会丢失，所以在工程设计中需要为FPGA配备一块掉电非易失存储器，将FPGA的固化程序储存在该存储器中。掉电非易失存储器通常选用串行接口FLASH，该类型存储器接口简单、配置方便。常规更新Xilinx公司FPGA固化程序的方法是采用专用的JTAG编程电缆配合ISE综合编译工具进行烧录。在产品设计开发阶段采用该方法是合适的，而当产品处于外场试飞或交付后阶段，再通过这种方法更新和升级FPGA固化程序将不在方便。采用该方法更新FPGA固化程序需要满足以下条本文档来自技高网...

【技术保护点】
一种采用UART接口更新FPGA固化程序的结构，其特征在于，包括上位机(1)、电平转换器(2)、FPGA(3)、CPLD(4)、FLASH(5)，通过电平转换器(2)将上位机(1)串口电平与FPGA(3)接口电平匹配，FPGA(3)还具有多个管脚接口，其中包括3路用于读写FLASH(5)数据的可复用配置管脚、1路用于加载FLASH(5)数据的专用配置时钟管脚、1路用于用户烧录FLASH(5)数据的自定义配置时钟管脚、1路用于控制FPGA(3)加载FLASH(5)数据的专用配置复位管脚、以及1路通用管脚，该路通用管脚根据烧录与否选择何种时钟管脚作为FLASH(5)时钟输入源。

【技术特征摘要】
1.一种采用UART接口更新FPGA固化程序的结构，其特征在于，包括上位机(1)、电平转换器(2)、FPGA(3)、CPLD(4)、FLASH(5)，通过电平转换器(2)将上位机(1)串口电平与FPGA(3)接口电平匹配，FPGA(3)还具有多个管脚接口，其中包括3路用于读写FLASH(5)数据的可复用配置管脚、1路用于加载FLASH(5)数据的专用配置时钟管脚、1路用于用户烧录FLASH(5)数据的自定义配置时钟管脚、1路用于控制FPGA(3)加载FLASH(5)数据的专用配置复位管脚、以及1路通用管脚，该路通用管脚根据烧录与否选择何种时钟管脚作为FLASH(5)时钟输入源。2.一种采用UART接口更新FPGA固化程序的方法，其特征在于，包括如下步骤：步骤一：连接权利要求1所述的电路线路；步骤二：上位机(1)将写入数据分为多...

【专利技术属性】
技术研发人员：胡志东，陈路俊，马瑞，
申请(专利权)人：中国航空工业集团公司雷华电子技术研究所，
类型：发明
国别省市：江苏,32