一种基于FPGA和MC模型生成突发随机脉冲噪声的方法及装置制造方法及图纸

本发明专利技术涉及一种基于FPGA和MC模型生成突发随机脉冲噪声的方法及装置，实现了一种两级分层的马尔科夫链突发脉冲噪声的生成装置。该装置包括两个部分，第一部分是一级MC模型，根据上位机传送的MC的概率转移矩阵生成状态序列，决定是否产生脉冲事件，无脉冲事件时使用高斯白噪声模块，输出高斯白噪声序列；如果某一时刻产生脉冲事件，则进入该噪声发生装置的第二部分，即二级MC模型，二级MC模型在脉冲宽度模块和噪声空间模块的综合作用下输出脉冲噪声。本发明专利技术提供的脉冲噪声发生器结构简单、容易实现、集成度高、硬件消耗低、发生器参数灵活可设，能够很好的满足实验室所需模拟电力线中突发随机脉冲噪声的要求。

Method and device for generating burst random impulse noise based on FPGA and MC model

The invention relates to a method and device for generating burst random impulse noise based on FPGA and MC model, and realizes a two layered layered Markov chain burst pulse noise generating device. The device consists of two parts, the first part is a MC model based on the probability of PC sends the MC transfer matrix to generate state sequence, decide whether to produce pulse events, using the Gauss white noise module without incident pulse, the output of Gauss white noise sequence; if a time pulse event, the second part is to enter the the noise generating device, the two level MC model, two MC model of output pulse noise in the comprehensive effect of the pulse width and the noise space module module. The invention provides a pulse noise generator structure is simple and easy to implement, high integration, low consumption and flexible hardware generator parameters can be set, can be very good to meet the required laboratory simulation of power line burst random pulse noise requirements.

【技术实现步骤摘要】
一种基于FPGA和MC模型生成突发随机脉冲噪声的方法及装置
本专利技术涉及数字信息处理领域，具体为一种基于FPGA和MC模型生成突发随机脉冲噪声的方法及装置。
技术介绍
近年来PLC快速发展，传输速率大幅提高，被称为宽带电力线通信(BroadbandoverPowerLine，BPL)，成为解决宽带网络瓶颈——“最后一公里”的新的接入技术。在能源信息化的大背景下，智能电网、物联网、能源互联网等一系列概念的提出，使PLC在能源计量和控制方面成为一种新的发展方向。比如自动抄表(AutomatedMeterReading，AMR)和自动化仪表管理(AutomatedMeterManagement，AMM)等技术已经在部分地区得到推广。宽带电力线通信中的噪声远比其他专用通信线路中的噪声复杂，是研究电力线通信的难点。电力线开放式信道环境下的宽带电力线噪声干扰是影响其性能的最重要因素。目前电力线噪声主要研究理论建模，缺乏噪声硬件实现方法的研究较其他通信信道不同，电力线通信信道一个显著的特点是信道中的脉冲干扰大部分是由连接到电力线的用电设备所引起，这些用电设备在开关闭合和断开，以及在工作中都会引起本文档来自技高网...

【技术保护点】
一种基于FPGA和MC(Markov Chain)模型生成突发随机脉冲噪声的装置，其特征在于，包括：通用异步收发传输UART模块(101)、控制和命令解析单元(102)、一级MC模型(103)、判定模块Ⅰ(104)、脉冲宽度模块(105)、高斯白噪声模块(106)、二级MC模型(107)、二级MC噪声空间模块(108)和计数器模块Ⅰ(109)；其中，UART模块(101)上设置有输入端可供上位机连接输入；UART模块(101)传送上位机命令到控制和命令解析单元(102)；控制和命令解析单元(102)连接并控制高斯白噪声模块(106)、一级MC模型(103)、计数器模块Ⅰ(109)、二级MC模型...

【技术特征摘要】
1.一种基于FPGA和MC(MarkovChain)模型生成突发随机脉冲噪声的装置，其特征在于，包括：通用异步收发传输UART模块(101)、控制和命令解析单元(102)、一级MC模型(103)、判定模块Ⅰ(104)、脉冲宽度模块(105)、高斯白噪声模块(106)、二级MC模型(107)、二级MC噪声空间模块(108)和计数器模块Ⅰ(109)；其中，UART模块(101)上设置有输入端可供上位机连接输入；UART模块(101)传送上位机命令到控制和命令解析单元(102)；控制和命令解析单元(102)连接并控制高斯白噪声模块(106)、一级MC模型(103)、计数器模块Ⅰ(109)、二级MC模型(107)和二级MC噪声空间模块(108)，其中，一级MC模型(103)为两个状态的一阶MC，二级MC模型(107)为至少有三个状态的二阶MC；脉冲宽度模块(105)接收控制和命令解析单元(102)的突发脉冲的脉冲点数并产生相应脉冲宽度或根据控制和命令解析单元(102)下发的分布函数随机产生脉冲宽度，并连接控制一级MC模型(103)和二级MC模型(107)；判定模块Ⅰ(104)用于生成判定结果，其输出端与高斯白噪声模块(106)和二级MC模型(107)连接；二级MC噪声空间模块(108)输出端与二级MC模型(107)连接；高斯白噪声模块(106)和二级MC模型(107)连接形成本装置的输出端；本装置的输出端上连接有计数器模块Ⅰ(109)，当计数器模块Ⅰ(109)的计数达到上位机下发的点数时，则关闭二级MC模型(107)，同时使能一级MC模型(103)，进行下一个脉冲周期。2.根据权利要求1所述的一种基于FPGA和MC模型生成突发随机脉冲噪声的装置，其特征在于：所述上位机和UART模块之间设置有一个USB转UART桥接。3.根据权利要求1所述的一种基于FPGA和MC模型生成突发随机脉冲噪声的装置，其特征在于：所述一级MC模型(103)包括：一级MC储存器，累加器模块Ⅰ，LFSR模块Ⅰ，判定模块Ⅱ，计数器模块Ⅱ，一级MC状态空间模块；其中，一级MC储存器存放的是从上位机传来的一级MC模型的状态转移矩阵和两状态的初始概率分布；一级MC模型首先依据两状态的初始概率分布跳到第一个状态，并记下该状态在状态转移矩阵中的位置，即该状态在状态转移矩阵所在行中第一位数值在一级MC储存器中的地址；LFSR模块Ⅰ产生(0,1]之间的伪随机数，它在一级MC模型发生状态改变的周期内不发生变化；累加器模块Ⅰ首先将一级MC储存器中的数据在地址的增加下逐位取出状态转移矩阵行中的概率数值，并求累加和，然后与LFSR模块Ⅰ产生的随机数进入判定模块Ⅱ判定，如果第ith1次产生的随机数大于该次的累加和，使能信号置1，完成一个MC的周期，ith1即为从当前状态跳到的下一个状态，然后在一级MC状态空间模块中取出i...

【专利技术属性】
技术研发人员：王毅，龚航，田富公，邓子乔，李松浓，侯兴哲，孙洪亮，
申请(专利权)人：重庆邮电大学，
类型：发明
国别省市：重庆,50