并行数据输出方法及装置制造方法及图纸

本申请提供一种并行数据输出方法及装置，其中，并行数据输出方法包括：接收串行数据和频率随着串行数据的输入频率的变化而变化的并行数据标识时钟；将串行数据转换为并行输出数据；及根据并行数据标识时钟，输出该并行输出数据。通过本申请实施例提供的并行数据输出方法及装置，可以提高串行数据输入频率发生变化时的数据输出的准确度。

Parallel data output method and device

The invention provides a device and a parallel data output method, which includes parallel data output method: parallel data receiving serial data and identifies the clock frequency changes with the input frequency of the serial data; data conversion from serial to parallel output data; and according to the identification of parallel data clock, the output of the parallel output data. The parallel data output method and device provided by the application example can improve the accuracy of the output of the data when the serial data input frequency changes.

【技术实现步骤摘要】
并行数据输出方法及装置
本申请涉及数据处理技术，尤其涉及一种并行数据输出方法及装置。
技术介绍
在医疗超声成像系统中，通过超声系统的探头对待测组织进行采样，采样数据经过ADC(Analog-to-DigitalConverter，模数转换器)转换后再进行数据处理，从而获得待测组织的清晰成像。而当前的ADC芯片大部分采用串行输出，这就需要在数据处理过程中需要先对串行数据进行串行/并行转换(串并转换)。传统的串并转换在FPGA(Field－ProgrammableGateArray，现场可编程门阵列)中使用系统时钟源对ADC芯片输出的串行数据进行串并转换，由于没有时钟对转换后的并行数据进行实时同步，所以当串行数据的输入频率发生变化时，需要重新发送校验码，输出控制单元根据校验码重新对转换后的并行数据进行重组，并将重组后的并行数据输出。这种方式不适合串行数据输入频率不停发生变化的情况。由于超声系统中，探头需要工作在不同的频率下，这就要求数据处理系统需要处理不同频率的数据，而当前的ADC芯片大部分采用串行输出，这就要求串并转换单元能够适应不同输入频率的串行数据。传统的串并转换模式由于需要在频率发生变化时发送校验码，这不仅需要在频率变化的瞬间输出错误数据时，人为的根据频率变化干预校验码发送，还要求上位机在更改探头工作频率的同时需要发送消息给串并转换单元以便其发送校验码，从而增加了通讯时间和通讯复杂性，给系统带来不稳定风险。
技术实现思路
本申请的一个方面提供一种并行数据输出方法，该并行数据输出方法包括：接收串行数据和频率随着所述串行数据的输入频率的变化而变化的并行数据标识时钟；将所述串行数据转换为并行输出数据；及根据所述并行数据标识时钟，输出所述并行输出数据。本申请的另一个方面提供一种并行数据输出装置。该并行数据输出装置包括：数据转换模块，用于接收串行数据，并将所述串行数据转换为并行输出数据；及控制模块，用于接收频率随着所述串行数据的输入频率的变化而变化的并行数据标识时钟，并根据所述并行数据标示时钟，控制所述数据转换模块输出所述并行输出数据。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请实施例，并与说明书一起用于解释本专利技术的原理。图1是本申请一示例性实施例示出的一种并行数据输出方法的流程图；图2是本申请一示例性实施例示出的一种串行数据转换为并行数据的时序图；图3是图1所示的方法中根据并行数据时钟输出并行输出数据的步骤的一个实施例的流程图；图4是图1所示的方法中根据并行数据标识时钟输出并行输出数据的步骤的一个实施例的流程图；图5是本申请一示例性实施例示出的一种并行数据输出装置的结构框图；图6是本申请一示例性实施例示出的另一种并行数据输出装置的结构框图。具体实施方式这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请实施例相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请实施例的一些方面相一致的装置和方法的例子。在本申请实施例使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请实施例。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。应当理解，尽管在本申请实施例可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。图1所示为一个实施例的并行数据输出方法的流程图。本申请实施例可以应用于医疗超声成像系统中，超声系统的采样数据经过ADC(Analog-to-DigitalConverter，模数转换器)转换，转换后的串行数据可通过本申请的并行数据输出方法转换为并行数据并输出。然而，本申请的并行数据输出方法还可以应用于其他系统或领域。并行数据输出方法包括步骤11-13。其中，在步骤11中，接收串行数据和频率随着该串行数据的输入频率的变化而变化的并行数据标识时钟。本申请实施例中，串行数据和并行数据标识时钟(Frameclock，FCLK)是ADC的标准输出信号。串行数据的输入频率和FCLK的频率随着ADC采样频率的变化而变化，如：FCLK的频率与ADC采样频率相同，串行数据的输入频率为ADC采样频率的六倍。即，FCLK的频率与串行数据的输入频率可以相对于ADC采样频率的变化而调整。因此，FCLK的时钟频率随着串行数据的输入频率的变化而变化，比如，FCLK的时钟频率随着串行数据的输入频率的增大而增大，或者，FCLK的时钟频率随着串行数据的输入频率的减小而减小。如图2所示，图中示出了FCLK的时钟频率随着串行数据的输入频率的减小而减小的情况，因此，每个FCLK的时钟周期内接收的串行数据的位数基本保持不变，如图2中所示，每个FCLK的时钟周期可以接收12位串行数据。在步骤12中，将串行数据转换为并行输出数据。在一可选的实施例中，可以使用DDR(DualDataRate，双倍数据速率)模块或者两极级联DDR模块直接将串行数据转换为并行输出数据。在本实施例中，当DDR模块或者两极级联DDR模块的最大输出位数大于或者等于一个FCLK周期接收的串行数据的位数时，DDR模块或者两极级联DDR模块可以直接将串行数据转换为并行输出数据。在另一可选的实施例中，本步骤12包括子步骤121和子步骤122，如图3所示，其中，在子步骤121中，对串行数据同步时钟(DCLK)进行分频，得到分频时钟。在一可选的实施例中，可以通过分频器实现串行数据同步时钟(DCLK)的分频。在另一可选的实施例中，可以由FPGA内部单元的CLKDIV模块实现串行数据同步时钟的分频。具体的，当DDR模块或者两极级联DDR模块的最大输出位数小于一个FCLK周期接收的串行数据的位数时，可以根据DDR模块或者两极级联DDR模块的最大输出位数和一个FCLK周期接收的串行数据的位数来确定分频系数，然后分频器或者CLKDIV模块可以根据设定的分频系数实现快速分频，得到分频时钟(SCLK)。继续参考图2，以一个FCLK周期接收12位串行数据为例进行说明，其中，12位串行数据分别是d0，d1…d11，假设DDR模块或者两极级联DDR模块的最大输出位数为4位，则需要对串行数据同步时钟进行3分频(即分频系数为3)，得到SCLK。在子步骤122中，根据分频时钟，将串行数据转换为多组中间并行数据，根据多组中间并行数据得到并行输出数据。本申请实施例中，可以由DDR模块或者两极级联DDR模块根据SCLK将串行数据转换为多组中间并行数据。如图2所示，DDR模块或者两极级联DDR模块检测到一个SCLK的上升沿时，输出一组中间并行数据Q0{d3,d2,d1,d0}，DDR模块或者两极级联DD本文档来自技高网...

【技术保护点】
一种并行数据输出方法，其特征在于，包括：接收串行数据和频率随着所述串行数据的输入频率的变化而变化的并行数据标识时钟；将所述串行数据转换为并行输出数据；及根据所述并行数据标识时钟，输出所述并行输出数据。

【技术特征摘要】
1.一种并行数据输出方法，其特征在于，包括：接收串行数据和频率随着所述串行数据的输入频率的变化而变化的并行数据标识时钟；将所述串行数据转换为并行输出数据；及根据所述并行数据标识时钟，输出所述并行输出数据。2.如权利要求1所述的方法，其特征在于，所述根据所述并行数据标识时钟，输出所述并行输出数据，包括：确定所述并行数据标识时钟的跳变时刻；及在所述跳变时刻，输出所述并行输出数据。3.如权利要求2所述的方法，其特征在于，所述确定所述并行数据标识时钟的跳变时刻，包括：将所述并行数据标识时钟进行串并转换，得到时钟并行数据；及确定所述时钟并行数据中的数据跳变的时刻为所述并行数据标识时钟的跳变时刻。4.如权利要求2所述的方法，其特征在于，所述跳变时刻包括所述并行数据标识时钟的上升沿或下降沿。5.如权利要求1所述的方法，其特征在于，所述方法包括对串行数据同步时钟进行分频，得到分频时钟；所述将所述串行数据转换为并行输出数据，包括：根据所述分频时钟，将所述串行数据转换为多组中间并行数据，根据所述多组中间并行数据得到所述并行输出数据。6.一种并行...

【专利技术属性】
技术研发人员：邵东瑞，袁成林，
申请(专利权)人：沈阳东软医疗系统有限公司，
类型：发明
国别省市：辽宁,21