一种分析芯片走线的静电释放能力的方法技术
Method for analyzing electrostatic release capability of chip wire
The invention relates to the electrostatic release capability of chip routing, in particular to an electrostatic release capability method for analyzing chip routing. A method of static analysis of chip line release ability, the chip is arranged on a PCB board, the electrostatic gun work in a state of the chip in a preset voltage range gradually increase the voltage to each chip line down to find the ESD can force the weakest place. The invention applies a gradually increasing voltage to each line of the chip and the PCB board to strike each line so as to find the weakest place on the chip and board to analyze its electrostatic releasing capability.
【技术实现步骤摘要】
一种分析芯片走线的静电释放能力的方法
本专利技术涉及芯片走线的静电释放能力，尤其涉及一种分析芯片走线的静电释放能力方法。
技术介绍
静电对PCB板上的芯片可以产生三个危害：①吸引或排斥(吸附灰尘)；②与大地有电位差(可高达几万伏特，造成半导体器件的介质击穿)；③会产生放电电流：静电的能量虽然较小，但是放电过程十分短暂，往往是一瞬间就完成，只能提供爆炸性的击穿能量，会产生极大的破坏力。静电释放(Electro-Staticdischarge，ESD)就是预防静电的产生或者消除产生的静电，以保护设备正常工作。ESD问题是芯片级别和PCB板级别的业界难题，现有技术中，大多是采用装置来避免静电的产生或者消除产生的静电，但是还没有提供分析芯片走线的ESD的方法。
技术实现思路
针对目前还未提供分析芯片走线ESD的方法，本专利技术提供一种分析芯片走线的静电释放能力的方法。本专利技术解决技术问题所采用的技术方案为：一种分析芯片走线的静电释放能力的方法，所述芯片设置于一PCB板上，通过静电枪对处于工作状态的芯片的引脚在一预设电压范围内逐步调大电压，以对芯片的各个走线进行打击，从而找到...
【技术保护点】
一种分析芯片走线的静电释放能力的方法，其特征在于，所述芯片设置于一PCB板上，通过静电枪对处于工作状态的芯片的引脚在一预设电压范围内逐步调大电压，以对芯片的各个走线进行打击，从而找到静电释放能力最薄弱的地方。
【技术特征摘要】
1.一种分析芯片走线的静电释放能力的方法，其特征在于，所述芯片设置于一PCB板上，通过静电枪对处于工作状态的芯片的引脚在一预设电压范围内逐步调大电压，以对芯片的各个走线进行打击，从而找到静电释放能力最薄弱的地方。2.根据权利要求1所述的分析芯片走线的静电释放能力的方法，其特征在于，所述预设电压范围为0.5kv～1.5kv，通过对所述芯片的IO引脚施加0.5kv～1.5kv的电压，来判断所述芯片能否正常工作。3.根据权利要求1所述的分析芯片走线的静电释放能力的方法，其特征在于，通过静电枪对PCB上的走线在所述预设电压范围内逐步调大电压，来找到静电释放能力最薄弱的地方。4.根据权利要求1所述的分析芯片走线的静电释放能力的方法，其特征在于，所述预设电压范围为0.5kv～1.5kv，所述芯片包括USB接口，通过静电枪在0.5kv～1.5kv的电压范围内逐步调大电压，对USB接口的各走线进...
【专利技术属性】
技术研发人员：张坤，许传亭，陈斯伟，罗进宇，黄德华，方宏飞，王政，肖运娟，何曾，
申请(专利权)人：晶晨半导体上海股份有限公司，
类型：发明
国别省市：上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。