一种高压NMOS驱动器死区时间控制电路制造技术

本发明专利技术公开了一种高压NMOS驱动器死区时间控制电路，包括滞回保护模块、高侧逻辑模块、高侧延时模块、高侧驱动模块、高侧欠压锁定模块、低侧延时模块、低侧逻辑模块、低侧驱动模块和低侧感应模块。本发明专利技术通过控制输入信号与输出反馈信号的逻辑关系及时序，解决高、低侧输出信号同时为高的异常状态，避免整流管和驱动管同时开启，提高后级功率放大器的效率。

A dead time control circuit for high voltage NMOS driver

The invention discloses a high voltage NMOS driver dead time control circuit, including hysteresis protection module, high side logic module, high side delay module, high side drive module, high side undervoltage lockout module, low side delay module, low side logic module, low side drive module and low side induction module. The present invention through the control logic and timing relationship between the input signal and the output feedback signal, solve the high and low side output signal at the same time as the abnormal state of the rectifier and avoid driving tube open at the same time, the efficiency of power amplifier increases.

【技术实现步骤摘要】
一种高压NMOS驱动器死区时间控制电路
本专利技术涉及高压驱动器
，特别是涉及一种高压NMOS驱动器死区时间控制电路。
技术介绍
由于功率放大器工作时容易发热，需要进行间断供电，以防止功率管烧毁，因此驱动器的输入输出信号为TTL信号，输出分别控制驱动管和整流管。在传统的双输入高压NMOS驱动器中，输入信号直接控制对应的输出信号，一路的输出信号不会对另一路的输出信号进行监测，使导通时间与关断时间难以控制，导致整流管和驱动管会出现同时开启的状况，使后级功率放大器的工作效率降低。
技术实现思路
本专利技术要解决的技术问题是针对上述现有技术的不足，提供一种高压NMOS驱动器的死区时间控制电路，消除了高压NMOS驱动器在输入信号切换瞬间可能出现的高、低侧输出信号同时为高电平的异常状态，避免整流管和驱动管同时开启，提高后级功率放大器的效率。为解决上述技术问题，本专利技术所采取的技术方案是：一种高压NMOS驱动器死区时间控制电路，包括滞回保护模块、高侧逻辑模块、高侧延时模块、高侧驱动模块、高侧欠压锁定模块、低侧延时模块、低侧逻辑模块、低侧驱动模块和低侧感应模块；2个滞回保护模块均连接高侧逻辑模块本文档来自技高网...

【技术保护点】
一种高压NMOS驱动器死区时间控制电路，其特征在于：包括滞回保护模块、高侧逻辑模块、高侧延时模块、高侧驱动模块、高侧欠压锁定模块、低侧延时模块、低侧逻辑模块、低侧驱动模块和低侧感应模块；2个滞回保护模块均连接高侧逻辑模块和低侧延时模块，高侧逻辑模块连接高侧延时模块，高侧延时模块连接高侧驱动模块，低侧延时模块连接低侧逻辑模块，低侧逻辑模块连接低侧驱动模块，低侧驱动模块的输出端连接低侧感应模块的输入端，低侧感应模块的输出端连接高侧延时模块的输入端；还包括一个从外部的稳压电源获得的欠压信号，所述欠压信号分别输入高侧欠压锁定模块和低侧逻辑模块，用来实现欠压锁定。

【技术特征摘要】
1.一种高压NMOS驱动器死区时间控制电路，其特征在于：包括滞回保护模块、高侧逻辑模块、高侧延时模块、高侧驱动模块、高侧欠压锁定模块、低侧延时模块、低侧逻辑模块、低侧驱动模块和低侧感应模块；2个滞回保护模块均连接高侧逻辑模块和低侧延时模块，高侧逻辑模块连接高侧延时模块，高侧延时模块连接高侧驱动模块，低侧延时模块连接低侧逻辑模块，低侧逻辑模块连接低侧驱动模块，低侧驱动模块的输出端连接低侧感应模块的输入端，低侧感应模块的输出端连接高侧延时模块的输入端；还包括一个从外部的稳压电源获得的欠压信号，所述欠压信号分别输入高侧欠压锁定模块和低侧逻辑模块，用来实现欠压锁定。2.根据权利要求１所述的一种高压NMOS驱动器死区时间控制电路，其特征在于所述滞回保护模块包括：PMOS管MP1和NMOS管MN1、NMOS管MN2、NMOS管MN3以及反相器INV1、反相器INV2、反相器INV3；PMOS管MP1、NMOS管MN1和NMOS管MN2的栅极相连作为所述滞回保护模块的输入端，PMOS管MP1、NMOS管MN1和NMOS管MN2的漏极相连并输出到反相器INV1输入端，反相器INV1、反相器INV2和反相器INV3依次级联并由反相器INV3的输出端作为所述滞回保护模块的输出端，PMOS管MP1的源极接电源，NMOS管MN1的源极接地，NMOS管MN2的源极与NMOS管MN3的漏极相连，NMOS管MN3的栅极连接反相器INV2的输入端，NMOS管MN3的源级接地。3.根据权利要求１所述的一种高压NMOS驱动器死区时间控制电路，其特征在于所述高侧逻辑模块的逻辑功能相当于一个或门。4.根据权利要求１所述的一种高压NMOS驱动器死区时间控制电路，其特征在于所述高侧延时模块的逻辑功能相当于一个与门，包括：与非门NAND1、与非门NAND2、反相器INV4、反相器INV5和反相器INV6；反相器INV4的输入端和与非门NAND1的B输入端相连并作为所述高侧延时模块的一个输入端，与非门NAND1和与非门NAND2的A输入端相连作为所述高侧延时模块的另一个输入端，反相器INV4的输出端连接与非门NAND2的B输入端，与非门NAND1和与非门NAND2的输出端分别连接反相器INV5和反相器INV6的输入端，反相器INV5和反相器INV6的输出端分别作为所述高侧延时模块的两个输出端。5.根据权利要求１所述的一种高压NMOS驱动器死区时间控制电路，其特征在于所述高侧驱动模块包括：NMOS电流镜NMIR1、NMOS电流镜NMIR2、NMOS电流镜NMIR3、PMOS电流镜PMIR1、PMOS电流镜PMIR2、分压电阻R1、反相器INV7、反相器INV8、反相器INV9、反相器INV10、反相器INV11、反相器INV12、反相器INV13、反相器INV14、反相器INV15、或非门NOR1、与非门NAND3、三极管BJT1、高压NMOS管HVMN4、高压NMOS管HVMN5、NMOS管MN4、NMOS管MN5和PMOS管MP2；NMOS电流镜NMIR1和PMOS电流镜PMIR1通过高压NMOS管HVMN4相连，NMOS电流镜NMIR2和PMOS电流镜PMIR2通过高压NMOS管HVMN5相连，高压NMOS管HVMN4和高压NMOS管HVMN5的栅极相连，PMOS电流镜PMIR1连接NMOS电流镜NMIR3，PMOS电流镜PMIR1和PMOS电流镜PMIR2的漏极短接并分别连接分压电阻R1和PMOS管MP2的栅极，NMOS电流镜NMIR3的输出端、PMOS电流镜PM...

【专利技术属性】
技术研发人员：赵永瑞，崔玉旺，张浩，贾东东，
申请(专利权)人：河北新华北集成电路有限公司，
类型：发明
国别省市：河北,13